WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015123534) GROUP III-N SUBSTRATE AND TRANSISTOR WITH IMPLANTED BUFFER LAYER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/123534    International Application No.:    PCT/US2015/015842
Publication Date: 20.08.2015 International Filing Date: 13.02.2015
IPC:
H01L 29/778 (2006.01), H01L 29/201 (2006.01), H01L 29/20 (2006.01)
Applicants: DOW CORNING CORPORATION [US/US]; 2200 W. Salzburg Road Midland, Michigan 48686 (US)
Inventors: LOBODA, Mark J.; (US).
CHUNG, Gilyong; (US)
Agent: GARETTO, Janet M.; (US)
Priority Data:
61/940,336 14.02.2014 US
Title (EN) GROUP III-N SUBSTRATE AND TRANSISTOR WITH IMPLANTED BUFFER LAYER
(FR) SUBSTRAT DU GROUPE III-N ET TRANSISTOR À COUCHE TAMPON IMPLANTÉE
Abstract: front page image
(EN)A device substrate suitable for forming a group III - N semiconductor device, the device substrate comprises a crystalline silicon wafer (100), an optional layer of CVD 3C-SiC (105) of thickness 50-1000 nm formed over the silicon substrate, a layer (110) of AIN of thickness 10-250 nm formed over the silicon substrate, or over the 3C-SiC layer when used, a buffer layer (115) formed of a plurality of films selected from the group of GaN, AIN and AlxGa(1-X)N (0xGa(1-X)N (0.4>x>0.2) is formed over the buffer layer. A passivation layer (130) of GaN layer or silicon nitride layer may be deposited over the barrier layer. The layer are deposited in the MOCVD chamber.
(FR)La présente invention concerne un substrat de dispositif conçu pour former un dispositif à semi-conducteur du groupe III-N, le substrat de dispositif comprenant une plaquette de silicium cristallin (100), éventuellement une couche de 3C-SiC (105) appliquée par CVD d'une épaisseur de 50 à 1 000 nm formée sur le substrat de silicium, une couche (110) d'AlN d'une épaisseur de 10 à 250 nm formée sur le substrat de silicium, ou au-dessus de la couche de 3C-SiC lorsqu'elle est présente, une couche tampon formée d'une pluralité de films sélectionnés dans le groupe comprenant GaN, AlN et AlxGa(1-x) (0x>0,2) est formée au-dessus de la couche tampon. Une couche de passivation (130) constituée d'une couche de GaN ou d'une couche de nitrure de silicium peut être déposée au-dessus de la couche limite. Les couches sont déposées dans la chambre de MOCVD.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)