WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015122365) THIN-FILM TRANSISTOR ARRAY DEVICE, EL DEVICE, SENSOR DEVICE, DRIVE METHOD FOR THIN-FILM TRANSISTOR ARRAY DEVICE, DRIVE METHOD FOR EL DEVICE, AND DRIVE METHOD FOR SENSOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/122365    International Application No.:    PCT/JP2015/053352
Publication Date: 20.08.2015 International Filing Date: 06.02.2015
IPC:
G09G 3/30 (2006.01), G09G 3/20 (2006.01)
Applicants: TOPPAN PRINTING CO., LTD. [JP/JP]; 5-1, Taito 1-chome, Taito-ku, Tokyo 1100016 (JP)
Inventors: MATSUDA, Kunihiro; (JP)
Agent: ONDA, Makoto; (JP)
Priority Data:
2014-027852 17.02.2014 JP
Title (EN) THIN-FILM TRANSISTOR ARRAY DEVICE, EL DEVICE, SENSOR DEVICE, DRIVE METHOD FOR THIN-FILM TRANSISTOR ARRAY DEVICE, DRIVE METHOD FOR EL DEVICE, AND DRIVE METHOD FOR SENSOR DEVICE
(FR) DISPOSITIF À RÉSEAU DE TRANSISTORS À COUCHES MINCES, DISPOSITIF ÉLECTROLUMINESCENT, DISPOSITIF CAPTEUR, PROCÉDÉ DE COMMANDE POUR DISPOSITIF À RÉSEAU DE TRANSISTORS À COUCHES MINCES, PROCÉDÉ DE COMMANDE POUR DISPOSITIF ÉLECTROLUMINESCENT ET PROCÉDÉ DE COMMANDE POUR DISPOSITIF CAPTEUR
(JA) 薄膜トランジスタアレイ装置、EL装置、センサ装置、薄膜トランジスタアレイ装置の駆動方法、EL装置の駆動方法、および、センサ装置の駆動方法
Abstract: front page image
(EN)In a thin film transistor array device, a first block selection circuit (21) is provided with a switching circuit that: concurrently switches each of all first pixel selection lines (Ls1t) to an electrical conduction state and a non-electrical conduction state between the first pixel selection lines (Ls1t) and first block selection lines (Lks1); allows, by the electrical conduction state, drive for each line block wherein all pixel circuits included in one line block selected through selection level settings are driven concurrently; and allows, by the non-electrical conduction state, drive for each selection line wherein drive is prohibited for each line block and all pixel circuits included in the selection line are driven.
(FR)Dans un dispositif à réseau de transistors à couches minces, un premier circuit de sélection de bloc (21) est doté d’un circuit de commutation qui commute simultanément chaque ligne parmi toutes les premières lignes de sélection de pixel (Ls1t) sur un état de conduction électrique et un état de non-conduction électrique entre les premières lignes de sélection de pixel (Ls1t) et les premières lignes de sélection de bloc (Lks1) ; qui autorise, par l’état de conduction électrique, la commande pour chaque bloc de lignes, tous les circuits de pixels contenus dans un bloc de lignes sélectionné par l’intermédiaire de réglages de niveaux de sélection étant commandés simultanément ; et qui autorise, par l’état de non-conduction électrique, la commande pour chaque ligne de sélection, la commande étant interdite pour chaque bloc de lignes, et tous les circuits de pixel contenus dans la ligne de sélection étant commandés.
(JA) 薄膜トランジスタアレイ装置において、第1ブロック選択回路(21)は、第1画素選択線(Ls1t)と第1ブロック選択線(Lks1)との間の導通状態と非導通状態とを、全ての第1画素選択線(Ls1t)の各々に対して一斉に切り替えて、選択レベルの設定を通じて選択された1つの行ブロックに含まれる全ての画素回路を一斉に駆動させる行ブロックごとの駆動を前記導通状態によって許容し、行ブロックごとの駆動を禁止して選択行に含まれる全ての画素回路を一斉に駆動させる選択行ごとの駆動を前記非導通状態によって許容する切替回 路を備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)