WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015122242) BACK-JUNCTION PHOTOELECTRIC CONVERSION ELEMENT AND SOLAR PHOTOVOLTAIC POWER GENERATION SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2015/122242 International Application No.: PCT/JP2015/051340
Publication Date: 20.08.2015 International Filing Date: 20.01.2015
IPC:
H01L 31/0224 (2006.01) ,H01L 31/0236 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA[JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522, JP
Inventors: TSUJINO Kazuya; null
KAMIKAWA Takeshi; null
HARADA Masatomi; null
KOIDE Naoki; null
OKAMOTO Chikao; null
Agent: KAWAKAMI Keiko; JP
Priority Data:
2014-02584213.02.2014JP
Title (EN) BACK-JUNCTION PHOTOELECTRIC CONVERSION ELEMENT AND SOLAR PHOTOVOLTAIC POWER GENERATION SYSTEM
(FR) ÉLÉMENT DE CONVERSION PHOTOÉLECTRIQUE À JONCTION ARRIÈRE ET SYSTÈME DE GÉNÉRATION D’ÉNERGIE PHOTOVOLTAÏQUE SOLAIRE
(JA) 裏面接合型の光電変換素子および太陽光発電システム
Abstract: front page image
(EN) Provided is a back-junction photoelectric conversion element which is capable of increasing the conversion efficiency by suppressing decrease of the open circuit voltage even in cases where the back surface thereof is provided with recesses and projections. This photoelectric conversion element (10) is provided with a silicon substrate (12), a first semiconductor layer (18), a second semiconductor layer (20), a first electrode (22) and a second electrode (24). The first semiconductor layer (18) has a first conductivity type, and is formed on the back surface side of the silicon substrate (12). The second semiconductor layer (20) has a second conductivity type that is opposite to the first conductivity type, and is formed on the back surface side of the silicon substrate (12). The first electrode (22) is formed in contact with the first semiconductor layer (18). The second electrode (24) is formed in contact with the second semiconductor layer (20). A region of the back surface of the silicon substrate (12), where the first semiconductor layer (18) is formed, is provided with recesses and projections. Another region of the back surface of the silicon substrate (12), where the second semiconductor layer (20) is formed, has an average surface roughness (Ra) of 0.75 nm or less.
(FR) La présente invention porte sur un élément de conversion photoélectrique à jonction arrière qui est apte à augmenter l'efficacité de conversion par suppression de la diminution de la tension en circuit ouvert même dans des cas où la surface arrière de ce dernier comporte des renfoncements et des saillies. Cet élément de conversion photoélectrique (10) comporte un substrat au silicium (12), une première couche semi-conductrice (18), une seconde couche semi-conductrice (20), une première électrode (22) et une seconde électrode (24). La première couche semi-conductrice (18) a un premier type de conductivité, et est formée sur le côté de surface arrière du substrat au silicium (12). La seconde couche semi-conductrice (20) a un second type de conductivité qui est opposé au premier type de conductivité, et est formée sur le côté de surface arrière du substrat au silicium (12). La première électrode (22) est formée en contact avec la première couche semi-conductrice (18). La seconde électrode (24) est formée en contact avec la seconde couche semi-conductrice (20). Une région de la surface arrière du substrat au silicium (12), où la première couche semi-conductrice (18) est formée, comporte des renfoncements et des saillies. Une autre région de la surface arrière du substrat au silicium (12), où la seconde couche semi-conductrice (20) est formée, a une rugosité de surface moyenne (Ra) de 0,75 nm ou moins.
(JA)  裏面に凹凸を形成する場合であっても、開放電圧が低下するのを抑えて、変換効率を増加させることができる、裏面接合型の光電変換素子を提供する。光電変換素子10は、シリコン基板12と、第1半導体層18と、第2半導体層20と、第1電極22と、第2電極24とを備える。第1半導体層18は、第1導電型を有し、シリコン基板12の裏面側に形成される。第2半導体層20は、第1導電型とは反対の第2導電型を有し、シリコン基板12の裏面側に形成される。第1電極22は、第1半導体層18に接して形成される。第2電極24は、第2半導体層20に接して形成される。シリコン基板12の裏面であって、且つ、第1半導体層18が形成された領域には、凹凸が形成される。シリコン基板12の裏面であって、且つ、第2半導体層20が形成された領域では、平均面粗さRaが0.75nm以下である。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)