WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015120061) METHOD AND APPARATUS FOR IMPROVING THE RELIABILITY OF A CONNECTION TO A VIA IN A SUBSTRATE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/120061    International Application No.:    PCT/US2015/014477
Publication Date: 13.08.2015 International Filing Date: 04.02.2015
IPC:
H01L 23/13 (2006.01), H01L 23/498 (2006.01)
Applicants: MARVELL WORLD TRADE LTD. [BB/BB]; L'Horizon, Gunsite Road Brittons Hill St. Michael, BB14027 (BB)
Inventors: WANG, Long-Ching; (US).
WU, Albert; (US).
WU, Scott; (US)
Agent: WICHNER, Brian, D.; (US)
Priority Data:
61/937,331 07.02.2014 US
14/613,218 03.02.2015 US
Title (EN) METHOD AND APPARATUS FOR IMPROVING THE RELIABILITY OF A CONNECTION TO A VIA IN A SUBSTRATE
(FR) PROCÉDÉ ET APPAREIL PERMETTANT D'AMÉLIORER LA FIABILITÉ D'UNE CONNEXION À UN TROU D'INTERCONNEXION DANS UN SUBSTRAT
Abstract: front page image
(EN)Some of the embodiments of the present disclosure provide a semiconductor package interposer comprising a substrate having a first surface and a second surface, a plurality of vias extending between the first surface and the second surface of the substrate, the plurality of vias electrically connecting electrical connectors or circuitry on the first surface of the substrate to electrical connectors or circuitry on the second surface of the substrate, and metal plugs at least partially filling the plurality of vias. At least one of (i) the first surface or (ii) the second surface of the substrate includes depressions at distal ends of the metal plugs.
(FR)La présente invention concerne, dans certains modes de réalisation, un intercalaire de boîtier de semi-conducteur comprenant un substrat comportant une première surface et une seconde surface, une pluralité de trous d'interconnexion s'étendant entre la première surface et la seconde surface du substrat, la pluralité de trous d'interconnexion connectant électriquement des connecteurs électriques ou un ensemble de circuits électriques sur la première surface du substrat à des connecteurs électriques ou à un ensemble de circuits électriques sur la seconde surface du substrat, ainsi que des fiches métalliques remplissant au moins partiellement la pluralité de trous d'interconnexion. La première surface (i) et/ou la seconde surface (ii) du substrat comprennent des creux au niveau des extrémités distales des fiches métalliques.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)