Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2015118623) INFORMATION PROCESSING DEVICE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2015/118623 International Application No.: PCT/JP2014/052607
Publication Date: 13.08.2015 International Filing Date: 05.02.2014
IPC:
G06F 12/00 (2006.01) ,G06F 12/02 (2006.01) ,G06F 12/16 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
02
Addressing or allocation; Relocation
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
12
Accessing, addressing or allocating within memory systems or architectures
16
Protection against loss of memory contents
Applicants:
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
Inventors:
内垣内 洋 UCHIGAITO, Hiroshi; JP
三浦 誓士 MIURA, Seiji; JP
Agent:
井上 学 INOUE, Manabu; 東京都千代田区丸の内一丁目6番1号 株式会社日立製作所内 c/o HITACHI, LTD., 6-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008220, JP
Priority Data:
Title (EN) INFORMATION PROCESSING DEVICE
(FR) DISPOSITIF DE TRAITEMENT D'INFORMATIONS
(JA) 情報処理装置
Abstract:
(EN) An information processing device provided with at least one host and at least one memory subsystem, said host being provided with an information processing circuit which issues, to said memory subsystem, identifiers indicating the order in which data can be erased, also issues data write instructions to said memory subsystem, and processes data, said memory subsystem being provided with a first memory and a control circuit for writing data to the first memory, wherein: the first memory has a data erase unit size greater than the data write unit size; and the control circuit classifies data on the basis of the identifiers, writes data belonging to a first class to a bulk-erasable first bulk erase region in the first memory, and writes data belonging to a second class different from the first class to a bulk-erasable second bulk erase region in the first memory. This information processing device can be used to reduce the cost of a storage device while improving the performance and life of the storage device.
(FR) L'invention concerne un dispositif de traitement d'informations qui est pourvu au moins d'un hôte et d'un sous-système de mémoire, ledit hôte étant pourvu d'un circuit de traitement d'informations qui fournit, audit sous-système de mémoire, des identifiants indiquant l'ordre dans lequel peuvent être supprimées des données, qui fournit également des instructions d'écriture de données audit sous-système de mémoire et qui traite les données, ledit sous-système de mémoire étant pourvu d'une première mémoire et d'un circuit de commande pour écrire des données dans la première mémoire, la première mémoire ayant une dimension d'unité de suppression de données supérieure à la dimension d'unité d'écriture de données et le circuit de commande classant les données sur la base des identifiants, écrivant des données appartenant à une première classe dans une première région de suppression en masse dans la première mémoire, et écrivant des données appartenant à une seconde classe différente de la première classe dans une seconde région de suppression en masse dans la première mémoire. Le dispositif de traitement d'informations peut être utilisé pour réduire le coût d'un dispositif de mémoire, tout en améliorant le fonctionnement et la durée de vie du dispositif de mémoire.
(JA)  ホストとメモリサブシステムとを備えた情報処理装置であって、前記ホストは、前記メモリサブシステムへ、データの消去可能な順序を示す識別子と、データの書き込み命令を発行し、前記データを処理する情報処理回路を備え、前記メモリサブシステムは、第1のメモリと、第1のメモリへ前記データを書き込む制御回路を備えており、前記第1のメモリは、データの消去単位のサイズがデータの書き込み単位のサイズより大きく、前記制御回路は、前記識別子に基づいて前記データを分類分けし、第1の分類に属する前記データを、前記第1のメモリ内の同時に消去可能な第1の同一消去領域へ書き込み、前記第1の分類とは異なる第2の分類に属する前記データを、前記第1のメモリ内の同時に消去可能な第2の同一消去領域へ書き込む情報処理装置により、記憶装置の性能及び寿命を向上させつつ、記憶装置のコストを低減することが可能となる。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
US20160350020