WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015118299) A DATA PROCESSING APPARATUS AND METHOD FOR PERFORMING SEGMENTED OPERATIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/118299    International Application No.:    PCT/GB2015/050132
Publication Date: 13.08.2015 International Filing Date: 21.01.2015
IPC:
G06F 9/30 (2006.01)
Applicants: ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ (GB)
Inventors: EYOLE-MONONO, Mbou; (GB).
REID, Alastair David; (GB).
BÖTTCHER, Matthias Lothar; (GB).
GABRIELLI, Giacomo; (GB)
Agent: HORNER, David; (GB)
Priority Data:
14/175,268 07.02.2014 US
Title (EN) A DATA PROCESSING APPARATUS AND METHOD FOR PERFORMING SEGMENTED OPERATIONS
(FR) APPAREIL ET PROCÉDÉ DE TRAITEMENT DE DONNÉES POUR EFFECTUER DES OPÉRATIONS SEGMENTÉES
Abstract: front page image
(EN)A data processing apparatus and method are provided for performing segmented operations. The data processing apparatus comprises a vector register store for storing vector operands, and vector processing circuitry providing N lanes of parallel processing, and arranged to perform a segmented operation on up to N data elements provided by a specified vector operand, each data element being allocated to one of the N lanes. The up to N data elements forms a plurality of segments, and performance of the segmented operation comprises performing a separate operation on the data elements of each segment, the separate operation involving interaction between the lanes containing the data elements of the associated segment. Predicate generation circuitry is responsive to a compute descriptor instruction specifying an input vector operand comprising a plurality of segment descriptors, to generate per lane predicate information used by the vector processing circuitry when performing the segmented operation to maintain a boundary between each of the plurality of segments. As a result, interaction between lanes containing data elements from different segments is prevented. This allows very effective utilisation of the lanes of parallel processing within the vector processing circuitry to be achieved.
(FR)L'invention concerne un appareil et un procédé de traitement de données destinés à effectuer des opérations segmentées. L'appareil de traitement de données comporte un stockage vectoriel à registres servant à stocker des opérandes vectoriels, et une circuiterie de traitement vectoriel mettant en place N voies de traitement parallèle et configurée en vue d'effectuer une opération segmentée sur au plus N éléments de données transmis par un opérande vectoriel spécifié, chaque élément de données étant attribué à l'une des N voies. Lesdits au plus N éléments de données forment une pluralité de segments, et la réalisation de l'opération segmentée comporte les étapes consistant à effectuer une opération séparée sur les éléments de données de chaque segment, l'opération séparée mettant en jeu une interaction entre les voies contenant les éléments de données du segment associé. Une circuiterie de génération de prédicats réagit à une instruction de descripteur de calcul spécifiant un opérande vectoriel d'entrée comportant une pluralité de descripteurs de segments, pour générer des informations de prédicats par voie utilisées par la circuiterie de traitement vectoriel lors de la réalisation de l'opération segmentée pour maintenir une frontière entre chaque segment de la pluralité de segments. De ce fait, l'interaction entre des voies contenant des éléments de données issus de segments différents est empêchée. Cela permet de réaliser une utilisation très efficace des voies de traitement parallèle au sein de la circuiterie de traitement vectoriel.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)