WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015117038) MONOLITHIC ALLY INTEGRATED TRANSISTORS FOR A BUCK CONVERTER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/117038    International Application No.:    PCT/US2015/013989
Publication Date: 06.08.2015 International Filing Date: 30.01.2015
IPC:
H01L 27/092 (2006.01), H01L 21/8238 (2006.01)
Applicants: TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. Box 655474, Mail Station 3999 Dallas, TX 75265-5474 (US).
TEXAS INSTRUMENTS JAPAN LIMITED [JP/JP]; 24-1, Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 160-8366 (JP) (JP only)
Inventors: WANG, Jun; (US).
BAIOCCHI, Frank; (US).
LIN, Haian; (US)
Agent: DAVIS, Michael, A, Jr.; (US)
Priority Data:
14/608,391 29.01.2015 US
61/933,717 30.01.2014 US
Title (EN) MONOLITHIC ALLY INTEGRATED TRANSISTORS FOR A BUCK CONVERTER
(FR) TRANSISTORS INTÉGRÉS MONOLITHIQUES POUR CONVERTISSEUR ABAISSEUR DE TENSION
Abstract: front page image
(EN)In described examples, an integrated semiconductor transistor chip (110a) for use in a buck converter includes a high side transistor (120a), which is formed on the chip (110a) and includes a laterally diffused metal oxide semiconductor (LDMOS) transistor. Also, the chip (110a) includes a low side transistor (130a), which is formed on the chip (110a) and includes a source down metal oxide semiconductor field effect transistor (MOSFET). Further, the chip (110a) includes: a substrate (138) for use as a source for the low side transistor (130a); and an n-doped well (122) for isolation of the high side transistor (120a) from the source of the low side transistor (130a).
(FR)Dans des exemples décrits, l'invention concerne une puce à transistors à semi-conducteurs intégrés (110a), destinée à être utilisée dans un convertisseur abaisseur de tension, qui comporte un transistor côté haut (120a) qui est formé sur la puce (110a) et est un transistor métal-oxyde-semi-conducteur à diffusion latérale (LDMOS). La puce (110a) comporte également un transistor côté bas (130a), qui est formé sur la puce et est un transistor à effet de champ métal-oxyde-semi-conducteur (MOSFET) source en bas. En outre, la puce (110a) comporte: un substrat (138) destiné à être utilisé comme source pour le transistor côté bas (130a); et un puits dopé n (122) destiné à isoler le transistor côté haut (120a) de la source du transistor côté bas (130a).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)