WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015116712) A LOW-POWER CIRCUIT AND IMPLEMENTATION FOR DESPREADING ON A CONFIGURABLE PROCESSOR DATAPATH
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/116712    International Application No.:    PCT/US2015/013341
Publication Date: 06.08.2015 International Filing Date: 28.01.2015
Chapter 2 Demand Filed:    05.11.2015    
IPC:
H04B 1/708 (2011.01), H04B 1/707 (2011.01)
Applicants: QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: KHAN, Raheel; (US).
SINGARAVELU, Gayatri; (US)
Agent: FOUNTAIN, George L.; (US)
Priority Data:
14/170,274 31.01.2014 US
Title (EN) A LOW-POWER CIRCUIT AND IMPLEMENTATION FOR DESPREADING ON A CONFIGURABLE PROCESSOR DATAPATH
(FR) CIRCUIT DE FAIBLE PUISSANCE ET MISE EN ŒUVRE POUR DÉSÉTALEMENT SUR UN CHEMIN DE DONNÉES CONFIGURABLE DE PROCESSEUR
Abstract: front page image
(EN)Systems and methods for despreading a received signal are described herein. In one embodiment, a vector processor comprises a plurality of code generators, wherein each code generator is configured to generate a different code corresponding to a different code hypothesis. The vector processor also comprises a plurality of despread blocks coupled to a common input for receiving samples of a signal, wherein each despread block is configured to despread at least a portion of the samples with a different one of the codes to generate respective despreaded samples and to accumulate the respective despreaded samples over a length of the code.
(FR)La présente invention concerne des systèmes et des procédés de désétalement d'un signal reçu. Dans un mode de réalisation, un processeur vectoriel comporte une pluralité de générateurs de code, chaque générateur de code étant configuré pour générer un code différent correspondant à un hypothèse de code différente. Le processeur vectoriel comporte également une pluralité de blocs de désétalement couplés à une entrée commune pour recevoir des échantillons d'un signal, chaque bloc de désétalement étant configuré pour désétaler au moins une partie des échantillons avec un code différent parmi les codes en question, pour générer des échantillons désétalés respectifs et pour accumuler les échantillons désétalés respectifs sur une longueur du code.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)