WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015116031) BIPOLAR GATE DRIVER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/116031    International Application No.:    PCT/US2014/013358
Publication Date: 06.08.2015 International Filing Date: 28.01.2014
IPC:
G11C 7/00 (2006.01), H03B 1/00 (2006.01)
Applicants: SCHNEIDER ELECTRIC IT CORPORATION [US/US]; 132 Fairgrounds Road West Kingston, RI 02892 (US)
Inventors: DIGHRASKER, Milind; (IN).
LIPARE, Mahendrakumar, Haribhau; (IN).
GHOSH, Rajesh; (IN)
Agent: SULLIVAN, Thomas, M.; Lando & Anastasi LLP Riverfront Office Park One Main Street Suite 1100 Cambridge, MA 02142 (US)
Priority Data:
Title (EN) BIPOLAR GATE DRIVER
(FR) CIRCUIT D'ATTAQUE DE GRILLE BIPOLAIRE
Abstract: front page image
(EN)According to one aspect, embodiments of the invention provide a gate driver comprising a level shifter circuit configured to be coupled to a controller, to receive control signals from the controller, each control signal having a voltage with respect to a control ground, and to redefine the voltage of each control signal with respect to a chip ground to generate redefined control signals, a gate driver chip coupled to the level shifter circuit and configured to be coupled to at least one semiconductor device, the gate driver chip further configured to provide bipolar control signals to the at least one semiconductor device based on the redefined control signals, and at least one power source configured to provide at least one positive supply voltage to the gate driver chip and at least one negative supply voltage to the gate driver chip and to the chip ground.
(FR)La présente invention concerne, selon un aspect des modes de réalisation, un circuit d'attaque de grille qui comprend un circuit de décalage de niveau conçu pour être couplé à un contrôleur, pour recevoir les signaux de commande du contrôleur, chaque signal de commande ayant une tension par rapport à une masse de commande, et pour redéfinir la tension de chaque signal de commande par rapport à une masse de puce, afin de produire des signaux de commande redéfinis, une puce de circuit d'attaque de grille couplée au circuit de décalage de niveau et conçue pour être couplée à au moins un dispositif à semi-conducteurs, la puce de circuit d'attaque de grille étant également conçue pour fournir des signaux de commande bipolaires à l'au moins un dispositif à semi-conducteurs sur la base des signaux de commande redéfinis et au moins une source d'énergie conçue pour fournir au moins une tension d'alimentation positive à la puce de circuit d'attaque de grille et au moins une tension d'alimentation négative à la puce de circuit d'attaque de grille et à la masse de puce.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)