WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015114305) A DATA PROCESSING APPARATUS AND METHOD FOR EXECUTING A VECTOR SCAN INSTRUCTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/114305    International Application No.:    PCT/GB2015/050007
Publication Date: 06.08.2015 International Filing Date: 06.01.2015
IPC:
G06F 9/30 (2006.01), G06F 9/38 (2006.01)
Applicants: ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ (GB)
Inventors: BOETTCHER, Matthias Lothar; (GB).
EYOLE-MONONO, Mbou; (GB).
GABRIELLI, Giacomo; (GB)
Agent: HORNER, David; (GB)
Priority Data:
14/165,967 28.01.2014 US
Title (EN) A DATA PROCESSING APPARATUS AND METHOD FOR EXECUTING A VECTOR SCAN INSTRUCTION
(FR) APPAREIL DE TRAITEMENT DE DONNÉES ET PROCÉDÉ D’EXÉCUTION D'INSTRUCTION DE BALAYAGE DE VECTEUR
Abstract: front page image
(EN)A data processing apparatus and method are provided for executing a vector scan instruction. The data processing apparatus comprises a vector register store configured to store vector operands, and processing circuitry configured to perform operations on vector operands retrieved from said vector register store. Further, control circuitry is configured to control the processing circuitry to perform the operations required by one or more instructions, said one or more instructions including a vector scan instruction specifying a vector operand comprising N vector elements and defining a scan operation to be performed on a sequence of vector elements within the vector operand. The control circuitry is responsive to the vector scan instruction to partition the N vector elements of the specified vector operand into P groups of adjacent vector elements, where P is between 2 and N/2, and to control the processing circuitry to perform a partitioned scan operation yielding the same result as the defined scan operation. The processing circuitry is configured to perform the partitioned scan operation by performing separate scan operations on those vector elements of the sequence contained within each group to produce intermediate results for each group, and to perform a computation operation to combine the intermediate results into a final result vector operand containing a sequence of result vector elements. The partitioned scan operation approach of the present invention enables a balance to be achieved between energy consumption and performance.
(FR)La présente invention concerne un appareil et un procédé de traitement de données destinés à exécuter une instruction de balayage de vecteur. L'appareil de traitement de données comprend une mémoire de registre de vecteur conçue pour mémoriser des opérandes de vecteur et un ensemble de circuits de traitement conçu pour effectuer des opérations sur des opérandes de vecteur extraits de ladite mémoire de registre de vecteur. De plus, l'ensemble de circuits de commande est conçu pour commander l'ensemble de circuits de traitement afin d'effectuer les opérations requises par une ou plusieurs instructions, ladite ou lesdites instructions comprenant une instruction de balayage de vecteur spécifiant un opérande de vecteur comprenant N éléments de vecteur et définissant une opération de balayage à effectuer sur une séquence d'éléments de vecteur dans l'opérande de vecteur. L'ensemble de circuits de commande répond à l'instruction de balayage de vecteur pour diviser les N éléments de vecteur de l'opérande de vecteur spécifié en P groupes d'éléments de vecteur adjacents, P étant compris entre 2 et N/2, et pour commander l'ensemble de circuits de traitement afin d'effectuer une opération de balayage divisée produisant le même résultat que l'opération de balayage définie. L'ensemble de circuits de traitement est conçu pour effectuer une opération de balayage divisée en effectuant des opérations de balayage séparées sur lesdits éléments de vecteur de la séquence contenue dans chaque groupe pour produire des résultats intermédiaires pour chaque groupe et pour effectuer une opération de calcul pour combiner les résultats intermédiaires dans un opérande de vecteur de résultat final contenant une séquence d'éléments de vecteur de résultat. L'approche d'opération de balayage divisée de la présente invention permet d'obtenir un équilibre entre la consommation d'énergie et la performance.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)