WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015113182) APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/113182    International Application No.:    PCT/CN2014/000129
Publication Date: 06.08.2015 International Filing Date: 28.01.2014
IPC:
H01L 21/02 (2006.01)
Applicants: DIODES SHANGHAI CO., LTD. [CN/CN]; No. 1, Lane 18, Sanzhuang Road, Songjiang Export Zone Songjiang District, Shanghai 201613 (CN)
Inventors: SUN, Junfeng; (CN)
Agent: LEE AND LI - LEAVEN IPR AGENCY LTD.; Unit 2202, Tower A, Beijing Marriott Center No.7 Jian Guo Men South Avenue Dongcheng District, Beijing 100005 (CN)
Priority Data:
Title (EN) APPARATUS AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE
(FR) APPAREIL ET PROCÉDÉ DE FABRICATION D'UN BOÎTIER À SEMI-CONDUCTEUR
Abstract: front page image
(EN)It is related to an apparatus and a method for manufacturing a semiconductor package. A retainer (24) for retaining a wafer (20) is disclosed. The wafer (20) having a top surface for forming an integrated circuit (IC) thereon and a bottom surface opposite to the top surface. The retainer (24) comprises an opening, a base portion (240) around the opening, and a positioning portion (242) connecting with the base portion. The base portion (240) is configured to support the bottom surface of the wafer, the positioning portion (242) is configured to transversely position the wafer (20), and the opening is configured to expose the bottom surface corresponding the valid area of the wafer. The method involves applying a flattening element (22) on the positioning portion (242) above the wafer (20) to flatten the wafer in an alloy process.
(FR)La présente invention concerne un appareil et un procédé de fabrication d'un boîtier à semi-conducteur. Un organe de retenue (24) pour retenir une tranche (20) est décrit. La tranche (20) possède une surface supérieure sur laquelle est formé un circuit intégré (IC) et possède une surface inférieure opposée à la surface supérieure. L'organe de retenue (24) comprend une ouverture, une partie base (240) autour de l'ouverture, et une partie de positionnement (242) qui se raccorde à la partie base. La partie base (240) est conçue pour supporter la surface inférieure de la tranche, la partie de positionnement (242) est conçue pour positionner transversalement la tranche (20), et l'ouverture est conçue pour exposer la surface inférieure qui correspond à la zone valide de la tranche. Le procédé comprend l'application d'un élément aplatissant (22) sur la partie de positionnement (242) au-dessus de la tranche (20) pour aplatir la tranche dans un traitement d'alliage.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)