WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015113135) DOUBLE PHASE-LOCKED LOOP WITH FREQUENCY STABILIZATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/113135    International Application No.:    PCT/CA2015/000018
Publication Date: 06.08.2015 International Filing Date: 14.01.2015
IPC:
H03L 7/07 (2006.01), H03L 7/099 (2006.01), H04L 7/00 (2006.01)
Applicants: MICROSEMI SEMICONDUCTOR ULC [CA/CA]; 400 March Road Kanata, Ontario K2K 3H4 (CA)
Inventors: MILIJEVIC, Slobodan; (CA)
Agent: KUSHWAHA, Hetal; (CA)
Priority Data:
61/934,044 31.01.2014 US
Title (EN) DOUBLE PHASE-LOCKED LOOP WITH FREQUENCY STABILIZATION
(FR) DOUBLE BOUCLE À VERROUILLAGE DE PHASE AYANT UNE STABILISATION DE FRÉQUENCE
Abstract: front page image
(EN)A double phase-locked has a first phase-locked loop including a first narrowband loop filter configured to reduce phase noise in a first input clock, and a second phase-locked loop including a second loop filter configured to receive a second input clock from a stable clock source. The second clock has a frequency close to said first clock. The first loop has a bandwidth at least an order of magnitude less than the second loop. A coupler couples the first second phase-locked loops to provide a common output. The double phase locked loop can be used, for example, to provide time-of-day information in wireless networks or as a fine filter for cleaning phase noise from clock signals recovered over telecom/datacom networks
(FR)Une double boucle à verrouillage de phase comporte une première boucle à verrouillage de phase comprenant un premier filtre à boucle à bande étroite configuré pour réduire le bruit de phase dans une première horloge d'entrée et une seconde boucle à verrouillage de phase comprenant un second filtre à boucle configuré pour recevoir une seconde horloge d'entrée d'une source d'horloge stable. La seconde horloge présente une fréquence proche de celle de ladite première horloge. La première boucle a une largeur de bande présentant au moins un ordre de grandeur inférieur à celui de la seconde boucle. Un coupleur couple la première et la seconde boucle à verrouillage de phase pour fournir une sortie commune. La double boucle à verrouillage de phase peut être utilisée, par exemple, pour fournir des informations d'un moment du jour dans des réseaux sans fil ou sous la forme d'un filtre fin pour nettoyer le bruit de phase provenant de signaux d'horloge récupérés sur des réseaux de télécommunication/communication de données.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)