Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2015047257) DEVICE, SYSTEM AND METHOD FOR PROVIDING MEMS STRUCTURES OF A SEMICONDUCTOR PACKAGE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2015/047257 International Application No.: PCT/US2013/061762
Publication Date: 02.04.2015 International Filing Date: 25.09.2013
IPC:
H01L 29/84 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29
Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having at least one potential-jump barrier or surface barrier; Capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof
66
Types of semiconductor device
84
controllable by variation of applied mechanical force, e.g. of pressure
Applicants:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard MS: RNB-4-150 Santa Clara, California 95052, US
Inventors:
TEH, Weng Hong; US
IBRAHIM, Tarek A.; US
HANEY, Sarah K.; US
SOBIESKI, Daniel N.; US
ZANTYE, Parshuram B.; US
MAIR, Chad E.; US
KAMGAING, Telesphor; US
Agent:
MILLER, Dermot G.; Blakely, Sokoloff, Taylor & Zafman, LLP 1279 Oakmead Parkway Sunnyvale, California 94085, US
Priority Data:
Title (EN) DEVICE, SYSTEM AND METHOD FOR PROVIDING MEMS STRUCTURES OF A SEMICONDUCTOR PACKAGE
(FR) DISPOSITIF, SYSTÈME ET PROCÉDÉ DE CONCEPTION DE STRUCTURES DE MEMS D'UN BOÎTIER DE SEMI-CONDUCTEUR
Abstract:
(EN) Techniques and mechanisms for providing precisely fabricated structures of a semiconductor package. In an embodiment, a build-up carrier of the semiconductor package includes a layer of porous dielectric material. Seed copper and plated copper is disposed on the layer of porous dielectric material. Subsequent etching is performed to remove copper adjacent to the layer of porous dielectric material, forming a gap separating a suspended portion of a MEMS structure from the layer of porous dielectric material. In another embodiment, the semiconductor package includes a copper structure disposed between portions of an insulating layer or portions of a layer of silicon nitride material. The layer of silicon nitride material couples the insulating layer to another insulating layer. One or both of the insulating layers are each protected from desmear processing with a respective release layer structure.
(FR) La présente invention concerne des techniques et des mécanismes de conception de structures fabriquées précisément d'un boîtier de semi-conducteur. Selon un mode de réalisation, un support de constitution du boîtier de semi-conducteur comprend une couche de matériau diélectrique poreux. Du cuivre d'amorce et du cuivre plaqué sont disposés sur la couche de matériau diélectrique poreux. Une gravure ultérieure est exécutée pour éliminer le cuivre adjacent à la couche de matériau diélectrique poreux, formant un espace séparant une partie suspendue d'une structure de MEMS de la couche de matériau diélectrique poreux. Selon un autre mode de réalisation, le boîtier de semi-conducteur comprend une structure de cuivre disposée entre des parties d'une couche isolante ou des parties d'une couche de matériau de nitrure de silicium. La couche de matériau de nitrure de silicium couple la couche isolante à une autre couche isolante. Une couche isolante ou les deux couches isolantes sont protégées contre un traitement de déglaçage par une structure de couche anti-adhérente respective.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)