WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015042244) HIGH VOLTAGE MOSFET DEVICES AND METHODS OF MAKING THE DEVICES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/042244    International Application No.:    PCT/US2014/056274
Publication Date: 26.03.2015 International Filing Date: 18.09.2014
IPC:
H01L 29/78 (2006.01), H01L 21/336 (2006.01)
Applicants: MONOLITH SEMICONDUCTOR INC. [US/US]; 1000 Heritage Center Circle Round Rock, Texas 78664 (US)
Inventors: BANERJEE, Sujit; (US).
MATOCHA, Kevin; (US).
CHATTY, Kiran; (US)
Agent: RAIMUND, Christopher W.; (US)
Priority Data:
61/880,214 20.09.2013 US
14/456,110 11.08.2014 US
Title (EN) HIGH VOLTAGE MOSFET DEVICES AND METHODS OF MAKING THE DEVICES
(FR) DISPOSITIFS MOSFET À HAUTE TENSION ET LEUR PROCÉDÉ DE FABRICATION
Abstract: front page image
(EN)A SiC MOSFET device having low specific on resistance is described. The device has N+, P-well and JFET regions extended in one direction (Y-direction) and P+ and source contacts extended in an orthogonal direction (X-direction). The polysilicon gate of the device covers the JFET region and is terminated over the P-well region to minimize electric field at the polysilicon gate edge. In use, current flows vertically from the drain contact at the bottom of the structure into the JFET region and then laterally in the X direction through the accumulation region and through the MOSFET channels into the adjacent N+ region. The current flowing out of the channel then flows along the N+ region in the Y-direction and is collected by the source contacts and the final metal. Methods of making the device are also described
(FR)L'invention concerne un dispositif MOSFET en SiC possédant une faible résistance spécifique à l'état passant. Les dispositif possède des régions de puits N+, de puits P- et JFET s'étendant dans une direction (direction en Y) et des contacts P+ et source s'étendant dans la direction orthogonale (direction en X). La grille en polysilicium du dispositif recouvre la région JFET et finit au-dessus de la région de puits P- afin de rendre minimal le champ électrique au bord de la grille en polysilicium. En utilisation, le courant circule verticalement depuis le contact de drain au bas de la structure, dans la région JFET, puis latéralement dans la direction en X à travers la région d'accumulation et à travers les canaux MOSFET dans la région N+ adjacente. Le courant circulant sortant du canal circule ensuite le long de la région N+ dans la direction en Y puis est collecté par les contacts source et le métal final. L'invention porte également sur des procédés de fabrication du dispositif.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)