WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015037159) SEMICONDUCTOR MEMORY DEVICE AND MEMORY SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/037159    International Application No.:    PCT/JP2013/074952
Publication Date: 19.03.2015 International Filing Date: 13.09.2013
IPC:
G11C 16/02 (2006.01), G11C 16/04 (2006.01), G11C 16/06 (2006.01)
Applicants: KABUSHIKI KAISHA TOSHIBA [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001 (JP)
Inventors: ABE, Kenichi; (JP).
SHIRAKAWA, Masanobu; (JP)
Agent: KURATA, Masatoshi; c/o SUZUYE & SUZUYE, 6th floor, Kangin-Fujiya Bldg. 1-3-2, Toranomon, Minato-ku, Tokyo 1050001 (JP)
Priority Data:
Title (EN) SEMICONDUCTOR MEMORY DEVICE AND MEMORY SYSTEM
(FR) DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEURS ET SYSTÈME DE MÉMOIRE
(JA) 半導体記憶装置及びメモリシステム
Abstract: front page image
(EN)This semiconductor memory device comprises first and second memory cells, a word line, and first and second bit lines. The first and second bit lines are each electrically connected to one end of the first and second memory cells. During read retry, a read voltage is applied to the word line, a first voltage is applied to the first bit line, a second voltage is applied to the second bit line, and the second voltage is different from the first voltage.
(FR)L'invention concerne un dispositif de mémoire à semi-conducteurs comprenant une première et une seconde cellule de mémoire, une ligne de mots et une première et une seconde ligne de bits. La première et la seconde ligne de bits sont chacune connectées électriquement à une extrémité de la première et la seconde cellule de mémoire. Pendant une tentative de relecture, une tension de lecture est appliqué à la ligne de mots, une première tension est appliquée à la première ligne de bits, une seconde tension est appliquée à la seconde ligne de bits, la seconde tension étant différente de la première tension.
(JA) 実施形態に係る半導体記憶装置は、第1、第2メモリセルと、ワード線と、第1、第2ビット線とを備える。第1、第2ビット線はそれぞれ、第1、第2メモリセルの一端に電気的に接続される。リトライリード時に、ワード線に読み出し電圧を印加し、第1ビット線に第1電圧を印加し、第2ビット線に第2電圧を印加し、第2電圧は第1電圧と異なる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)