WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015032358) SYSTEM AND METHOD FOR AN ASYNCHRONOUS PROCESSOR WITH ASYNCHRONOUS INSTRUCTION FETCH, DECODE, AND ISSUE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/032358    International Application No.:    PCT/CN2014/086115
Publication Date: 12.03.2015 International Filing Date: 09.09.2014
IPC:
H04L 29/06 (2006.01)
Applicants: HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building, Bantian, Longgang Shenzhen, Guangdong 518129 (CN)
Inventors: GE, Yiqun; (CA).
SHI, Wuxian; (CA).
ZHANG, Qifan; (CA).
HUANG, Tao; (CA).
TONG, Wen; (CA)
Priority Data:
61/874,894 06.09.2013 US
14/477,563 04.09.2014 US
Title (EN) SYSTEM AND METHOD FOR AN ASYNCHRONOUS PROCESSOR WITH ASYNCHRONOUS INSTRUCTION FETCH, DECODE, AND ISSUE
(FR) SYSTÈME ET PROCÉDÉ POUR PROCESSEUR ASYNCHRONE AVEC EXTRACTION, DÉCODAGE ET ÉMISSION D'INSTRUCTIONS ASYNCHRONES
Abstract: front page image
(EN)Embodiments are provided for an asynchronous processor with an asynchronous Instruction fetch, decode, and issue unit. The asynchronous processor comprises an execution unit for asynchronous execution of a plurality of instructions, and a fetch, decode and issue unit configured for asynchronous decoding of the instructions. The fetch, decode and issue unit comprises a plurality of resources supporting functions of the fetch, decode and issue unit, and a plurality of decoders arranged in a predefined order for passing a plurality of tokens. The tokens control access of the decoders to the resources and allow the decoders exclusive access to the resources. The fetch, decode and issue unit also comprises an issuer unit for issuing the instructions from the decoders to the execution unit
(FR)Des modes de réalisation concernent un processeur asynchrone avec une unité d'extraction, de décodage et d'émission d'instructions asynchrones. Le processeur asynchrone comprend une unité d'extraction permettant une exécution asynchrone d'une pluralité d'instructions, et une unité d'extraction, de décodage et d'émission configurée pour un décodage asynchrone des instructions. L'unité d'extraction, de décodage et d'émission comprend une pluralité de ressources prenant en charges des fonctions de l'unité d'extraction, de décodage et d'émission, et une pluralité de décodeurs agencés dans un ordre prédéfini pour transmettre une pluralité de jetons. Les jetons contrôlent l'accès des décodeurs aux ressources et permettent aux décodeur d'accéder de façon exclusive aux ressources. L'unité d'extraction, de décodage et d'émission comprend également une unité d'émission permettant d'émettre les instructions depuis les décodeurs vers l'unité d'exécution.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)