WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015031847) DISTRIBUTED DYNAMIC MEMORY MANAGEMENT UNIT (MMU)-BASED SECURE INTER-PROCESSOR COMMUNICATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/031847    International Application No.:    PCT/US2014/053568
Publication Date: 05.03.2015 International Filing Date: 29.08.2014
Chapter 2 Demand Filed:    26.06.2015    
IPC:
G06F 21/79 (2013.01), G06F 12/14 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: TOUZNI, Azzedine; (US).
ZENG, Thomas; (US)
Agent: WIGMORE, Steven P.; (US)
Priority Data:
14/014,288 29.08.2013 US
Title (EN) DISTRIBUTED DYNAMIC MEMORY MANAGEMENT UNIT (MMU)-BASED SECURE INTER-PROCESSOR COMMUNICATION
(FR) COMMUNICATION INTER-PROCESSEURS SÉCURISÉE BASÉE SUR UNE UNITÉ DE GESTION DE MÉMOIRE (MMU) DYNAMIQUE DISTRIBUÉE
Abstract: front page image
(EN)A first processor and a second processor are configured to communicate secure inter-processor communications (IPCs) with each other. The first processor effects secure IPCs and non-secure IPCs using a first memory management unit (MMU) to route the secure and non-secure IPCs via a memory system. The first MMU accesses a first page table stored in the memory system to route the secure IPCs and accesses a second page table stored in the memory system to route the non-secure IPCs. The second processor effects at least secure IPCs using a second MMU to route the secure IPCs via the memory system. The second MMU accesses the second page table to route the secure IPCs.
(FR)Selon l'invention, un premier processeur et un second processeur sont configurés pour communiquer des communications inter-processeurs (IPC) sécurisées l'un avec l'autre. Le premier processeur effectue des IPC sécurisées et des IPC non sécurisées à l'aide d'une première unité de gestion de mémoire (MMU) pour router les IPC sécurisées et non sécurisées par l'intermédiaire d'un système de mémoire. La première MMU accède à une première table de pages stockée dans le système de mémoire pour router les IPC sécurisées et accède à une seconde table de pages stockée dans le système de mémoire pour router les IPC non sécurisées. Le second processeur effectue au moins des IPC sécurisées à l'aide d'une seconde MMU pour router les IPC sécurisées par l'intermédiaire du système de mémoire. La seconde MMU accède à la seconde table de pages pour router les IPC sécurisées.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)