WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015031280) ULTRA FINE PITCH AND SPACING INTERCONNECTS FOR SUBSTRATE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/031280    International Application No.:    PCT/US2014/052568
Publication Date: 05.03.2015 International Filing Date: 25.08.2014
Chapter 2 Demand Filed:    17.06.2015    
IPC:
H01L 23/498 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: KIM, Chin-Kwan; (US).
KUMAR, Rajneesh; (US).
BCHIR, Omar James; (US)
Agent: LOZA, Julio; (US)
Priority Data:
14/014,192 29.08.2013 US
14/318,490 27.06.2014 US
Title (EN) ULTRA FINE PITCH AND SPACING INTERCONNECTS FOR SUBSTRATE
(FR) INTERCONNEXIONS À PAS ET ESPACEMENT ULTRAFINS POUR SUBSTRAT
Abstract: front page image
(EN)Some novel features pertain to a substrate that includes a first dielectric layer, a first interconnect, a first cavity, and a second interconnect. The first dielectric layer includes first and second surfaces. The first interconnect is embedded in the first dielectric layer. The first interconnect includes a first side and a second side. The first side is surrounded by the first dielectric layer, where at least a part of the second side is free of contact with the first dielectric layer. The first cavity traverses the first surface of the first dielectric layer to the second side of the first interconnect, where the first cavity overlaps the first interconnect. The second interconnect includes a third side and a fourth side, where the third side is coupled to the first surface of the first dielectric layer.
(FR)Cette invention concerne un substrat présentant des caractéristiques innovantes et comprenant une première couche diélectrique, une première interconnexion, une première cavité et une seconde interconnexion. La première couche diélectrique comprend une première et une seconde surface. La première interconnexion est intégrée dans la première couche diélectrique. La première interconnexion présente un premier côté et un second côté. Le premier côté est entouré par la première couche diélectrique, tandis qu'au moins une partie du second côté est exempte de tout contact avec la première couche diélectrique. La première cavité traverse la première surface de la première couche diélectrique jusqu'au second côté de la première interconnexion où la première cavité chevauche la première interconnexion. La seconde interconnexion comprend un troisième côté et un quatrième côté, le troisième côté étant couplé à la première surface de la première couche diélectrique.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)