WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015029635) METHOD FOR MANUFACTURING WIDE BAND GAP SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR MODULE, WIDE BAND GAP SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MODULE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/029635    International Application No.:    PCT/JP2014/069010
Publication Date: 05.03.2015 International Filing Date: 17.07.2014
IPC:
H01L 21/336 (2006.01), G01R 31/26 (2014.01), G01R 31/28 (2006.01), H01L 21/52 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H01L 29/12 (2006.01), H01L 29/78 (2006.01)
Applicants: SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Inventors: SAKAI, Mitsuhiko; (JP)
Agent: FUKAMI PATENT OFFICE, P.C.; Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
Priority Data:
2013-176884 28.08.2013 JP
Title (EN) METHOD FOR MANUFACTURING WIDE BAND GAP SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR MODULE, WIDE BAND GAP SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MODULE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR À BANDE INTERDITE LARGE, PROCÉDÉ DE FABRICATION DE MODULE DE SEMI-CONDUCTEUR, DISPOSITIF À SEMI-CONDUCTEUR À BANDE INTERDITE LARGE ET MODULE DE SEMI-CONDUCTEUR
(JA) ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール
Abstract: front page image
(EN)This method for manufacturing a wide band gap semiconductor device comprises: a step for preparing a wide band gap semiconductor substrate; a step for separating the wide band gap semiconductor substrate into a plurality of first semiconductor chips (80); a step for fixing the plurality of first semiconductor chips (80) to a fixation member (70); a step for measuring the withstand voltage of the first semiconductor chips (80), while maintaining at least the first semiconductor chips (80) in a state of being immersed in an inert liquid (91); and a step for obtaining a plurality of second semiconductor chips, each of which is a first semiconductor chip (80) fixed to the fixation member (70), by cutting the fixation member (70) after the step for measuring the withstand voltage of the first semiconductor chips (80).
(FR)La présente invention concerne un procédé de fabrication de dispositif à semi-conducteur à bande interdite large comprenant les étapes suivantes : une étape de préparation de substrat semi-conducteur à bande interdite large ; une étape de séparation du substrat semi-conducteur à bande interdite large en une pluralité de premières puces (80) à semi-conducteur ; une étape de fixation de la pluralité de premières puces (80) à semi-conducteur à un élément de fixation (70) ; une étape de mesure de la tension de tenue des premières puces (80) à semi-conducteur, tout en maintenant au moins les premières puces (80) à semi-conducteur dans un état d'immersion dans un liquide inerte (91) ; et une étape d'obtention d'une pluralité de secondes puces à semi-conducteur, chacune desquelles consistant en une première puce (80) à semi-conducteur fixée à l'élément de fixation (70) à la suite de l'étape de mesure de la tension de tenue des premières puces (80) à semi-conducteur.
(JA) ワイドバンドギャップ半導体装置の製造方法は、ワイドバンドギャップ半導体基板を準備する工程と、ワイドバンドギャップ半導体基板を複数の第1半導体チップ(80)に分離する工程と、固定部材(70)に対して複数の第1半導体チップ(80)を固定する工程と、少なくとも第1半導体チップ(80)が不活性液体(91)に浸漬された状態で第1半導体チップ(80)の耐圧を測定する工程と、第1半導体チップ(80)の耐圧を測定する工程の後、固定部材(70)を切断することにより、固定部材(70)に対して第1半導体チップ(80)が固定された複数の第2半導体チップを得る工程とを備えている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)