WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015027947) INSULATED-GATE BIPOLAR TRANSISTOR AND METHOD FOR FABRICATING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/027947    International Application No.:    PCT/CN2014/085615
Publication Date: 05.03.2015 International Filing Date: 29.08.2014
IPC:
H01L 21/336 (2006.01), H01L 21/331 (2006.01)
Applicants: CSMC TECHNOLOGIES FAB1 CO., LTD. [CN/CN]; No.8 Xinzhou Road Wuxi New District, Jiangsu 214028 (CN)
Inventors: HUANG, Xuan; (CN).
WANG, Genyi; (CN).
DENG, Xiaoshe; (CN)
Agent: ADVANCE CHINA IP LAW OFFICE; Room 3901, No. 85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623 (CN)
Priority Data:
201310390747.8 30.08.2013 CN
Title (EN) INSULATED-GATE BIPOLAR TRANSISTOR AND METHOD FOR FABRICATING SAME
(FR) TRANSISTOR BIPOLAIRE À PORTE ISOLÉE ET SON PROCÉDÉ DE FABRICATION
(ZH) 绝缘栅双极型晶体管及其制备方法
Abstract: front page image
(EN)An insulated-gate bipolar transistor and a method for fabricating same. The method comprises: providing an N-doped semiconductor substrate, the semiconductor substrate having a first surface and a second surface opposite the first surface; for N-doping, performing N-doping at a region, which is close to the first surface, of the semiconductor substrate to form a buffer layer; forming an oxidation layer on the first surface; providing a support substrate, and bonding the support substrate to the oxidation layer; thinning the semiconductor substrate from the second surface opposite the first surface; fabricating a front-side structure of the insulated-gate bipolar transistor on the second surface; removing the support substrate and the oxidation layer, so as to expose the first surface; and fabricating a back-side structure of the insulated-gate bipolar transistor on the first surface. The method is compatible with an existing conventional process, simple in process, and high in efficiency, and does not require a dedicated device, thereby greatly lowering a cost.
(FR)La présente invention concerne un transistor bipolaire à porte isolée et son procédé de fabrication. Le procédé comprend les étapes consistant à : fournir un substrat à semi-conducteurs à dopage N, le substrat à semi-conducteurs présentant une première surface et une seconde surface opposée à la première surface ; pour le dopage N, mettre en œuvre un dopage N au niveau d'une région, qui est proche de la première surface, du substrat à semi-conducteurs afin de former une couche tampon ; former une couche d'oxydation sur la première surface ; fournir un substrat support et lier le substrat support à la couche d'oxydation ; amincir le substrat à semi-conducteurs depuis la seconde surface opposée à la première surface ; fabriquer une structure côté avant du transistor bipolaire à porte isolée sur la seconde surface ; enlever le substrat support et la couche d'oxydation, de façon à exposer la première surface ; et fabriquer une structure côté arrière du transistor bipolaire à porte isolée sur la première surface. Le procédé est compatible avec un processus classique existant, simple dans son processus et hautement efficace et ne nécessite pas un dispositif dédié, réduisant ainsi fortement un coût.
(ZH)一种绝缘栅双极型晶体管及其制备方法,包括:提供N型掺杂的半导体衬底,所述半导体衬底具有第一表面及与所述第一表面相对的第二表面;N型掺杂在所述半导体衬底的靠近所述第一表面的区域执行N型掺杂,以形成缓冲层;在所述第一表面上形成氧化层;提供支撑衬底,并将所述支撑衬底键合至所述氧化层;从与所述第一表面相对的第二表面对所述半导体衬底进行减薄;在所述第二表面制备所述绝缘栅双极型晶体管的正面结构;去除所述支撑衬底以及所述氧化层,以露出所述第一表面;以及在所述第一表面制备所述绝缘栅双极型晶体管的背面结构。该方法能够与现有的常规的工艺兼容,工艺简单、效率高、无需专用的设备,大大降低了工艺成本。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)