WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015027920) METHOD FOR MANUFACTURING INSULATED-GATE BIPOLAR TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/027920    International Application No.:    PCT/CN2014/085301
Publication Date: 05.03.2015 International Filing Date: 27.08.2014
IPC:
H01L 29/739 (2006.01)
Applicants: CSMC TECHNOLOGIES FAB1 CO., LTD. [CN/CN]; No. 8 Xinzhou Road Wuxi New District, Jiangsu 214028 (CN)
Inventors: HUANG, Xuan; (CN).
WANG, Wanli; (CN).
WANG, Genyi; (CN)
Agent: ADVANCE CHINA IP LAW OFFICE; Room 3901, No. 85 Huacheng Avenue Tianhe District Guangzhou, Guangdong 510623 (CN)
Priority Data:
201310389640.1 30.08.2013 CN
Title (EN) METHOD FOR MANUFACTURING INSULATED-GATE BIPOLAR TRANSISTOR
(FR) PROCÉDÉ DE FABRICATION DE TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE
(ZH) 绝缘栅双极晶体管的制造方法
Abstract: front page image
(EN)A method for manufacturing an insulated-gate bipolar transistor comprises: providing a first conductive-type semiconductor chip, the semiconductor chip comprising a first surface and a second surface opposite the first surface, and injecting impurities on the first surface to form a first conductive-type or second conductive-type conductive layer; forming grooves at an interval on a surface of the first conductive-type or second conductive-type conductive layer; filling a second conductive-type or first conductive-type semiconductor material inside the grooves to form channels, the channels and the conductive layer being arranged at an interval and in an alternating manner; forming an oxidation layer on the conductive layer and channels; bonding a substrate semiconductor chip on the oxidation layer; thinning the semiconductor chip from the second surface, the thinned first conductive-type semiconductor chip serving as a drift region; forming a front-side structure of an insulated-gate bipolar transistor based on the drift region; removing the substrate semiconductor chip; and removing the oxidation layer; forming a back metal electrode on the channels and the conductive layer, the back metal electrode being electrically connected to the channels and the conductive layer.
(FR)L'invention concerne un procédé de fabrication de transistor bipolaire à grille isolée qui consiste : à produire une puce semi-conductrice d'un premier type conducteur, la puce semi-conductrice comprenant une première surface et une seconde surface opposée à la première surface, et à injecter des impuretés sur la première surface pour former une couche du premier type conducteur ou d'un second type conducteur ; à former des sillons à un intervalle donné sur une surface de la couche du premier type conducteur ou du second type conducteur ; à remplir les sillons d'un matériau semi-conducteur du second type conducteur ou du premier type conducteur pour former des canaux, les canaux et la couche conductrice étant agencés à un intervalle donné et de manière alternée ; à former une couche d'oxydation sur la couche conductrice et les canaux ; à lier une puce semi-conductrice de substrat sur la couche d'oxydation ; à amincir la puce semi-conductrice depuis la seconde surface, la puce semi-conductrice du premier type conducteur amincie servant de zone de dérive ; à former une structure avant d'un transistor bipolaire à grille isolée basé sur la zone de dérive ; à retirer la puce semi-conductrice de substrat ; et à retirer la couche d'oxydation ; à former une électrode de métal arrière sur les canaux et la couche conductrice, l'électrode de métal arrière étant électriquement connectée aux canaux et à la couche conductrice.
(ZH)一种绝缘栅双极晶体管的制造方法,包括提供第一导电类型的半导体晶片,半导体晶片包括第一表面和与第一表面相对的第二表面,在第一表面上进行杂质注入以形成第一导电类型或第二导电类型的导电层;在第一导电类型或第二导电类型的导电层的表面形成间隔的凹槽;在凹槽内填充第二导电类型或第一导电类型的半导体材料以形成通道,通道和导电层间隔交错排布;在导电层和通道上形成氧化层;在氧化层上键合衬底半导体晶片;自第二表面减薄半导体晶片,减薄后的第一导电类型的半导体晶片作为漂移区;基于漂移区形成绝缘栅双极晶体管的正面结构;去除衬底半导体晶片;去除氧化层;在通道和导电层上形成背面金属电极,背面金属电极与通道和导电层电性连接。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)