WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015027881) METHOD FOR MANUFACTURING INSULATED GATE BIPOLAR TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/027881    International Application No.:    PCT/CN2014/085094
Publication Date: 05.03.2015 International Filing Date: 25.08.2014
IPC:
H01L 21/331 (2006.01)
Applicants: CSMC TECHNOLOGIES FAB1 CO., LTD. [CN/CN]; No.8 Xinzhou Road Wuxi New District, Jiangsu 214028 (CN)
Inventors: ZHONG, Shengrong; (CN).
ZHOU, Dongfei; (CN).
DENG, Xiaoshe; (CN).
WANG, Genyi; (CN)
Agent: ADVANCE CHINA IP LAW OFFICE; Room 3901, No. 85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623 (CN)
Priority Data:
201310380034.3 27.08.2013 CN
Title (EN) METHOD FOR MANUFACTURING INSULATED GATE BIPOLAR TRANSISTOR
(FR) PROCÉDÉ DE FABRICATION DE TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE
(ZH) 绝缘栅双极型晶体管的制备方法
Abstract: front page image
(EN)A method for manufacturing an insulated gate bipolar transistor (100) comprises: providing a substrate (10), forming a field oxide layer (20) on a front surface of the substrate (10), and forming a terminal protection ring (23); performing photoetching and etching on the active region field oxide layer (20) by using an active region photomask, introducing N-type ions into the substrate (10) by using a photoresist as a masking film; depositing and forming a polysilicon gate (31) on the etched substrate (10) of the field oxide layer (20), and forming a protection layer on the polysilicon gate (31); performing junction pushing on an introduction region of the N-type ions, and then forming a carrier enhancement region (41); performing photoetching by using a P well photomask, introducing P-type ions into the carrier enhancement region (41), and performing junction pushing and then forming a P-type body region; performing, by means of the polysilicon gate, self-alignment introduction of N-type ions into the P-type body region, and performing junction pushing and then forming an N-type heavily doped region; forming sidewalls on two sides of the polysilicon gate, introducing P-type ions into the N-type heavily doped region, and performing junction pushing and then forming a P-type heavily doped region; and removing the protection layer, and then performing introduction and doping of the polysilicon gate. The method reduces a forward voltage drop disposing the carrier enhancement region.
(FR)Cette invention concerne un procédé de fabrication d'un transistor bipolaire à grille isolée (100), comprenant les étapes consistant à : utiliser un substrat (10), former une couche d'oxyde de champ (20) sur une surface avant du substrat (10) et former une bague de protection de borne (23) ; effectuer une photogravure et graver la couche d'oxyde de champ à zone active (20) en utilisant un masque de zone active, introduire des ions de type N dans le substrat (10) en utilisant une couche photorésistante en guise de film masquant ; déposer et former une grille de silicium polycristallin (31) sur le substrat gravé (10) de la couche d'oxyde de champ (20) et former une couche de protection sur la grille de silicium polycristallin (31) ; réaliser une jonction par implantation sur une région d'introduction des ions de type N, puis former une région d'amélioration des porteurs (41) ; réaliser une photogravure en utilisant un masque de puits P, introduire des ions de type P dans la région d'amélioration de porteur (41) et réaliser une jonction par implantation, puis former une région de corps de type P ; effectuer, au moyen de la grille de silicium polycristallin, une introduction d'ions de type N à alignement automatique dans la région de corps de type P et réaliser une jonction par implantation, puis former une région fortement dopée de type N ; former des parois latérales sur deux côtés de la grille de silicium polycristallin, introduire des ions de type P dans la région fortement dopée de type N et réaliser une jonction par implantation puis former une région fortement dopée de type P ; et éliminer la couche de protection, puis réaliser l'introduction et le dopage de la grille de silicium polycristallin. Le procédé selon l'invention assure la réduction des chutes de tension directe du fait de l'existence de la région d'amélioration des porteurs.
(ZH)一种绝缘栅双极型晶体管(100)的制备方法,包括:提供衬底(10),在衬底(10)的正面形成场氧层(20),并形成终端保护环(23);用有源区光刻版光刻并刻蚀掉有源区区域的场氧层(20),以光刻胶为掩蔽膜向衬底(10)内注入N型离子;在场氧层(20)被刻蚀掉的衬底(10)上淀积并形成多晶硅栅(31),在多晶硅栅(31)上形成保护层;对N型离子的注入区域进行推结后形成载流子增强区(41);用P阱光刻版光刻并向载流子增强区(41)内注入P型离子,推结后形成P型体区;借助多晶硅栅向P型体区内进行自对准注入N型离子,推结后形成N型重掺杂区;在多晶硅栅两侧形成侧墙,再向N型重掺杂区内注入P型离子,推结后形成P型重掺杂区;去除保护层后进行多晶硅栅注入掺杂。所述制备方法通过形成载流子增强区降低了器件的导通压降。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)