WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015027878) INSULATED GATE BIPOLAR TRANSISTOR AND MANUFACTURING METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/027878    International Application No.:    PCT/CN2014/085082
Publication Date: 05.03.2015 International Filing Date: 25.08.2014
IPC:
H01L 29/739 (2006.01), H01L 21/331 (2006.01)
Applicants: CSMC TECHNOLOGIES FAB1 CO., LTD. [CN/CN]; No.8 Xinzhou Road Wuxi New District, Jiangsu 214028 (CN)
Inventors: ZHONG, Shengrong; (CN).
ZHOU, Dongfei; (CN).
DENG, Xiaoshe; (CN).
WANG, Genyi; (CN)
Agent: ADVANCE CHINA IP LAW OFFICE; Room 3901, No. 85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623 (CN)
Priority Data:
201310379443.1 27.08.2013 CN
Title (EN) INSULATED GATE BIPOLAR TRANSISTOR AND MANUFACTURING METHOD THEREFOR
(FR) TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(ZH) 绝缘栅双极型晶体管及其制备方法
Abstract: front page image
(EN)An insulated gate bipolar transistor (100). A substrate (10) of the insulated gate bipolar transistor (100) is of an N type. A P-type region (16) is disposed on a back of the N-type substrate. A back metal structure (18) is disposed on a back of the P-type region (16). A terminal protection ring is disposed in a terminal structure. A polysilicon gate (31) is disposed on a front surface of the substrate (10) in an active region. Sidewalls (72) are disposed at two sides of the polysilicon gate (31) on the substrate (10). An interlayer medium (81) covered with the polysilicon gate (31) and the sidewalls (72) is disposed on the substrate (10). The interlayer medium (81) is covered with a metal lead wire layer (91). An N-type carrier enhancement region (41) is disposed in the substrate (10) in the active region. A P-type body region (51) is disposed in the carrier enhancement region (41). An N-type heavily doped region (61) is disposed in the P-type body region (51). A P-type heavily doped region (71) is disposed in the N-type heavily doped region (61). An inward recessed shallow pit (62) with a depth of 0.15 to 0.3 micrometers is formed on a surface of the P-type heavily doped region (71). By disposing the carrier enhancement region (41), the carrier concentration of a trench can be increased and a forward voltage drop can be reduced; in addition, the shallow pit (62) can make a device obtain good impurity distribution and a large metal contact area, thereby improving the performance of the device.
(FR)La présente invention concerne un transistor bipolaire à grille isolée (100). Un substrat (10) du transistor bipolaire à grille isolée (100) est de type N. Une région de type P (16) est disposée sur une face arrière du substrat de type N. Une structure métallique (18) de face arrière est disposée sur une face arrière de la région de type P (16). Une bague de protection de borne est disposée dans une structure de borne. Une grille en polysilicium (31) est disposée sur une surface avant du substrat (10), dans une région active. Des parois latérales (72) sont disposées des deux côtés de la grille en polysilicium (31) sur le substrat (10). Un support intercouche (81) recouvert de la grille en polysilicium (31) et des parois latérales (72) est disposé sur le substrat (10). Le support intercouche (81) est recouvert d'une couche de fils conducteurs métalliques (91). Une région d'enrichissement de porteurs de type N (41) est disposée dans le substrat (10), dans la région active. Une région de corps de type P (51) est disposée dans la région d'enrichissement de porteurs (41). Une région fortement dopée de type N (61) est disposée dans la région de corps de type P (51). Une région fortement dopée de type P (71) est disposée dans la région fortement dopée de type N (61). Une dépression régulière peu profonde intérieurement évidée (62) ayant une profondeur de 0,15 à 0,3 micromètres est formée sur une surface de la région fortement dopée de type P (71). En disposant la région d'enrichissement de porteurs (41), il est possible d'augmenter la concentration de porteurs d'une tranche et de diminuer une chute de tension dans le sens direct; la dépression régulière peu profonde (62) permet de plus à un dispositif d'atteindre une bonne répartition d'impuretés et une importante surface de contact métallique, améliorant ainsi la performance du dispositif.
(ZH)一种绝缘栅双极型晶体管(100),其衬底(10)为N型,N型衬底背面设有P型区(16),P型区(16)背面设有背面金属结构(18),终端结构内设有终端保护环,有源区的衬底(10)正面设有多晶硅栅(31),衬底(10)上多晶硅栅(31)的两侧设有侧墙(72),衬底(10)上设有覆盖多晶硅栅(31)和侧墙(72)的层间介质(81),层间介质(81)上覆盖有金属引线层(91),有源区的衬底(10)内设有N型的载流子增强区(41),载流子增强区(41)内设有P型体区(51),P型体区内(51)设有N型重掺杂区(61),N型重掺杂区(61)内设有P型重掺杂区(71),P型重掺杂区(71)表面形成有向内凹陷浅坑(62),深度为0.15微米~0.3微米。通过设置载流子增强区(41),能够增加沟道的载流子浓度,降低导通压降,同时该浅坑(62)能够使器件获得良好的杂质分布和更大的金属接触面积,提高了器件的性能。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)