WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2015027588) THIN-FILM TRANSISTOR AND PREPARATION METHOD THEREFOR, ARRAY SUBSTRATE AND PREPARATION METHOD THEREFOR, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2015/027588    International Application No.:    PCT/CN2013/087941
Publication Date: 05.03.2015 International Filing Date: 27.11.2013
IPC:
H01L 29/786 (2006.01), H01L 21/336 (2006.01), H01L 29/41 (2006.01), H01L 27/12 (2006.01), G02F 1/1362 (2006.01), G02F 1/1368 (2006.01)
Applicants: BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN)
Inventors: CAO, Zhanfeng; (CN).
YAO, Qi; (CN).
DING, Luke; (CN).
SUN, Bing; (CN).
KONG, Xiangchun; (CN)
Agent: TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; CHEN, Yuan 10th Floor, Tower D, Minsheng Financial Center 28 Jianguomennei Avenue, Dongcheng District Beijing 100005 (CN)
Priority Data:
201310385416.5 29.08.2013 CN
Title (EN) THIN-FILM TRANSISTOR AND PREPARATION METHOD THEREFOR, ARRAY SUBSTRATE AND PREPARATION METHOD THEREFOR, AND DISPLAY DEVICE
(FR) TRANSISTOR À COUCHE MINCE ET SON PROCÉDÉ DE PRÉPARATION, SUBSTRAT DE MATRICE ET SON PROCÉDÉ DE PRÉPARATION, ET DISPOSITIF D'AFFICHAGE
(ZH) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
Abstract: front page image
(EN)Provided are a thin-film transistor and a preparation method therefor, an array substrate and a preparation method therefor, and a display device. The thin-film transistor comprises a substrate (1) , and a gate electrode (2) , an insulation layer (41), an active layer (5), a source electrode (6) and a drain electrode (7) which are arranged on the substrate (1), wherein an isolating layer (3) is also arranged between the gate electrode (2) and the active layer (5), the isolating layer (3) at least coincides with one of the gate electrode (2) and the active layer (5) , which has a smaller area in the orthographic projection direction, and the isolating layer (3) can effectively prevent the material forming the gate electrode (2) from diffusing into the active layer (5), thereby guaranteeing the stability of the performance of the thin-film transistor. In the array substrate, based on the adoption of the thin-film transistor, the isolating layer (3) is made to further extend to a region corresponding to a gate line (13), so that the materials forming the gate electrode (2) and the gate line (13) can be effectively prevented from diffusing into the active layer, thereby guaranteeing the stability of the performance of the array substrate.
(FR)L'invention concerne un transistor à couche mince et son procédé de préparation, un substrat de matrice et son procédé de préparation, et un dispositif d'affichage. Le transistor à couche mince comprend un substrat (1), et une électrode de grille (2), une couche d'isolation (41), une couche active (5), une électrode de source (6) et une électrode de drain (7) qui sont agencées sur le substrat (1), une couche isolante (3) étant aussi agencée entre l'électrode de grille (2) et la couche active (5), la couche isolante (3) coïncidant au moins avec l'électrode de grille (2) ou la couche active (5), laquelle a une aire inférieure dans la direction de projection orthographique, et la couche isolante (3) pouvant éviter efficacement la diffusion du matériau formant l'électrode de grille (2) dans la couche active (5), garantissant ainsi la stabilité de la performance du transistor à couche mince. Dans le substrat de matrice, sur la base de l'adoption du transistor à couche mince, la couche isolante (3) est réalisée de manière à s'étendre en outre vers une zone correspondant à une ligne de grille (13), de sorte que l'on peut éviter efficacement la diffusion des matériaux formant l'électrode de grille (2) et la ligne de grille (13) dans la couche active, garantissant ainsi la stabilité de la performance du substrat de matrice.
(ZH)提供一种薄膜晶体管及制备方法、阵列基板及制备方法和显示装置。该薄膜晶体管包括基板(1)以及设置在基板(1)上的栅极(2)、绝缘层(41)、有源层(5)、源极(6)和漏极(7),在栅极(2)和有源层(5)之间还设置有隔离层(3),隔离层(3)至少在正投影方向上与面积较小的栅极(2)和有源层(5)中的一个重合,隔离层(3)能有效防止形成栅极(2)的材料扩散到有源层(5)中,进而保证薄膜晶体管的性能的稳定性。该阵列基板在采用该薄膜晶体管的基础上,使隔离层(3)进一步延伸到对应于栅线(13)的区域,从而能够有效防止形成栅极(3)和栅线(13)的材料扩散到有源层中,进而保证阵列基板的性能的稳定性。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)