WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014207499) INTEGRATED MATCHING CIRCUIT FOR A HIGH FREQUENCY AMPLIFIER
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2014/207499 International Application No.: PCT/IB2013/001608
Publication Date: 31.12.2014 International Filing Date: 27.06.2013
IPC:
H03F 3/191 (2006.01)
Applicants: VOLOKHINE, Youri[RU/FR]; FR (US)
FREESCALE SEMICONDUCTOR, INC.[US/US]; 6501 William Cannon Drive West Austin, TX 78735, US (AllExceptUS)
Inventors: VOLOKHINE, Youri; FR
Priority Data:
Title (EN) INTEGRATED MATCHING CIRCUIT FOR A HIGH FREQUENCY AMPLIFIER
(FR) CIRCUIT D'ADAPTATION INTÉGRÉ DESTINÉ À UN AMPLIFICATEUR HAUTE FRÉQUENCE
Abstract: front page image
(EN) An integrated matching circuits for a high frequency amplifier transistor (12) having an input terminal (G), an output terminal (D) and a reference terminal (S). The reference terminal (S) is coupled to a reference potential (GND). The integrated matching circuit comprises an inductive element (IND1), and a capacitive element (CAP1) arranged in a series arrangement with the inductive element (IND1). The series arrangement has a first terminal end (TE1) connected to the input terminal (G) or to the output terminal (D) and a second terminal end (TE2) connected to the reference terminal (S). The first terminal end (TE1) and the second terminal end (TE2) are arranged at a same lateral side (LS) of the integrated matching circuit to obtain a geometry with the first terminal end (TE1) adjacent to the input terminal (G) or to the output terminal (D) and the second terminal end (TE2) adjacent to the reference terminal (S). The integrated matching circuit is arranged such that a plurality of the series arrangement is placed in parallel along a line extending along an input contact terminal (GT) or an output contact terminal (DT) of the high frequency amplifier transistor (12). The plurality of the series arrangement is connected together at the same first terminal end (TE1) and at the same second terminal end (TE2) of each of the series arrangement. The first terminal end (TE1) of each of the series arrangement is connected together to the input contact terminal (GT) or to the output contact terminal DT). The second terminal end (TE2) of each of the series arrangement is connected together to a reference contact terminal (ST) of the high frequency amplifier transistor (12).
(FR) La présente invention concerne un circuit d'adaptation intégré destiné à un amplificateur haute fréquence à transistor (12) doté d'une borne d'entrée (G), d'une borne de sortie (D) et d'une borne de référence (S). La borne de référence (S) est couplée à un potentiel de référence (GND). Le circuit d'adaptation intégré comprend un élément inductif (IND1), et un élément capacitif (CAP1) disposé de manière à former un montage en série avec l'élément inductif (IND1). Le montage en série est doté d'une première extrémité de borne (TE1) reliée à la borne d'entrée (G) ou à la borne de sortie (D) et d'une seconde extrémité de borne (TE2) reliée à la borne de référence (S). La première extrémité de borne (TE1) et la seconde extrémité de borne (TE2) sont placées au niveau d'un même côté latéral (LS) du circuit d'adaptation intégré de manière à obtenir une géométrie au sein de laquelle la première extrémité de borne (TE1) est adjacente à la borne d'entrée (G) ou à la borne de sortie (D) et la seconde extrémité de borne (TE2) est adjacente à la borne de référence (S). Le circuit d'adaptation intégré est disposé de manière à ce qu'une pluralité de montages en série soit placée en parallèle le long d'une ligne s'étendant le long d'une borne de contact d'entrée (GT) ou d'une borne de contact de sortie (DT) de l'amplificateur haute fréquence à transistor (12). La pluralité de montages en série est conjointement connectée au niveau de la même première extrémité de borne (TE1) et au niveau de la même seconde extrémité de borne (TE2) de chacun de montages en série. La première extrémité de borne (TE1) de chacun des montages en série est conjointement connectée à la borne de contact d'entrée (GT) ou à la borne de contact de sortie (DT). La seconde extrémité de borne (TE2) de chacun des montages en série est conjointement connectée à une borne de contact de référence (ST) de l'amplificateur haute fréquence à transistor.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)