WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014207078) FIELD EFFECT TRANSISTOR ARRANGEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/207078    International Application No.:    PCT/EP2014/063459
Publication Date: 31.12.2014 International Filing Date: 25.06.2014
IPC:
H01L 29/78 (2006.01), H01L 29/786 (2006.01)
Applicants: TECHNISCHE UNIVERSITÄT DARMSTADT [DE/DE]; Karolinenplatz 5 64289 Darmstadt (DE)
Inventors: SCHWALKE, Udo; (DE).
WESSELY, Frank; (DE).
KRAUSS, Tillmann; (DE)
Agent: KATSCHER HABERMANN PATENTANWÄLTE; Dolivostraße 15 A 64293 Darmstadt (DE)
Priority Data:
10 2013 106 729.8 26.06.2013 DE
Title (DE) FELDEFFEKTTRANSISTOR-ANORDNUNG
(EN) FIELD EFFECT TRANSISTOR ARRANGEMENT
(FR) SYSTÈME DE TRANSISTOR À EFFET DE CHAMP
Abstract: front page image
(DE)Eine Feldeffekttransistor-Anordnung mit planarer Kanalschicht (1) aus Halbleitermaterial, die mit einer Unterseite flächig auf einer Oberseite einer elektrisch isolierenden Untergrundschicht (2) aufgebracht ist und auf einer Oberseite von einer Isolierungsschicht (3) bedeckt ist, weist eine Source-Elektrode (6) an einer ersten Seitenkante der Kanalschicht (1) und eine Drain-Elektrode (7) an einer zweiten Seitenkante der Kanalschicht (1) sowie eine über der Kanalschicht (1) angeordnete Steuerelektrode (9) auf. An einer Unterseite der Untergrundschicht (2) ist eine Einstellelektrode (5) angeordnet. Ein Kontaktbereich (8) zwischen der Source- und Drain-Elektrode (6) und der planaren Kanalschicht (1) ist jeweils als eine Midgap-Schottky-Barriere ausgestaltet. In der Nähe des Kontaktbereichs (8) der Source-Elektrode (6) und der Drain-Elektrode (6) ist jeweils eine Barrieresteuerelektrode (10) angeordnet. Die Barrieresteuerelektroden (10) können jeweils eine in Richtung der planaren Kanalschicht (1) vorspringende Ausformung (11) aufweisen.
(EN)The invention relates to a field effect transistor arrangement having a planar channel layer (1) consisting of semiconductor material, the whole surface of the underside of said layer being applied to an upper side of an electrically insulating substrate layer (2) and the upper side of said planar channel layer being covered by an insulation layer (3). The arrangement has a source electrode (6) on a first side edge of the channel layer (1) and a drain electrode (7) on a second side edge of the channel layer (1) and a control electrode (9) arranged above the channel layer (1). An adjusting electrode (5) is arranged on an underside of the substrate layer (2). A contact region (8) between the source and drain electrodes (6) and the planar channel layer (1) is in each case configured as a midgap Schottky barrier. A respective barrier control electrode (10) is arranged in the vicinity of the contact region (8) of the source electrode (6) and of the drain electrode (6). Each barrier control electrode (10) can have a section (11) that projects outwards in the direction of the planar channel layer (1).
(FR)L'invention concerne un système de transistor à effet de champ, comprenant une couche de canal (1) plane en matériau semi-conducteur qui est déposée à plat par sa face inférieure sur la face supérieure d'une couche sous-jacente (2) électriquement isolante et qui est recouverte sur sa face supérieure d'une couche d'isolation (3), qui comporte une électrode de source (6) sur un premier bord latéral de la couche de canal (1) et une électrode de drain (7) sur un deuxième bord latéral de la couche de canal (1) ainsi qu'une électrode de commande (9) disposée par-dessus la couche de canal (1). Une électrode de réglage (5) est disposée sur une face inférieure de la couche sous-jacente (2). Une zone de contact (8) entre les électrodes de source et de drain (6, 7) et la couche de canal plane (1) est réalisée respectivement sous la forme d'une barrière Schottky en milieu de bande interdite. Une électrode de commande de barrière (10) est disposée à proximité de la zone de contact (8) de l'électrode de source (6) et de l'électrode de drain (6), respectivement. Les électrodes de commande de barrière (10) peuvent posséder chacune une protubérance (11) saillant en direction de la couche de canal plane (1).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)