WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 18.08.2018 at 9:00 AM CEST
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014206356) SYSTEM AND METHOD FOR EXTENDED PERIPHERAL COMPONENT INTERCONNECT EXPRESS FABRICS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2014/206356 International Application No.: PCT/CN2014/081070
Publication Date: 31.12.2014 International Filing Date: 28.06.2014
IPC:
G06F 13/40 (2006.01)
Applicants: HUAWEI TECHNOLOGIES CO., LTD.[CN/CN]; Huawei Administration Building Bantian, Longgang Shenzhen, Guangdong 518129, CN
Inventors: SHAO, Wesley; US
Priority Data:
13/931,64028.06.2013US
Title (EN) SYSTEM AND METHOD FOR EXTENDED PERIPHERAL COMPONENT INTERCONNECT EXPRESS FABRICS
(FR) SYSTÈME ET PROCÉDÉ POUR DES MATRICES EXPRESS D'INTERCONNEXION DE COMPOSANTS PÉRIPHÉRIQUES ÉTENDUES
Abstract: front page image
(EN) An exemplary embodiment extended peripheral component interconnect express (PCIe) device includes a host PCIe fabric comprising a host root complex. The host PCIe fabric has a first set of bus numbers and a first memory mapped input/output (MMIO) space on a host CPU. An extended PCIe fabric includes a root complex endpoint (RCEP) as part of an endpoint of the host PCIe fabric. The extended PCIe fabric has a second set of bus numbers and a second MMIO space separate from the first set of bus numbers and the first MMIO space, respectively.
(FR) Conformément à un mode de réalisation donné à titre d'exemple, l'invention concerne un dispositif express d'interconnexion de composants périphériques (PCIe) étendu qui comprend une matrice PCIe hôte comprenant un complexe de racine hôte. La matrice PCIe hôte comprend un premier ensemble de numéros de bus et un premier espace d'entrée/sortie (E/S) à topographie mémoire sur une unité centrale de traitement (CPU) hôte. Une matrice PCIe étendue comprend un point d'extrémité de complexe de racine (RCEP) en tant que partie d'un point d'extrémité de la matrice PCIe hôte. La matrice PCIe étendue comprend un second ensemble de numéros de bus et un second espace E/S à topographie mémoire séparés du premier ensemble de numéros de bus et du premier espace E/S à topographie mémoire, respectivement.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)