WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014206191) METHOD FOR MANUFACTURING NON-PUNCH THROUGH INSULATED GATE BIPOLAR TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/206191    International Application No.:    PCT/CN2014/079275
Publication Date: 31.12.2014 International Filing Date: 05.06.2014
IPC:
H01L 21/331 (2006.01), H01L 29/70 (2006.01)
Applicants: CSMC TECHNOLOGIES FAB1 CO., LTD. [CN/CN]; No.8 Xinzhou Road Wuxi New District, Jiangsu 214028 (CN)
Inventors: ZHOU, Dongfei; (CN).
ZHONG, Shengrong; (CN).
DENG, Xiaoshe; (CN).
WANG, Genyi; (CN)
Agent: ADVANCE CHINA IP LAW OFFICE; Room 3901, No.85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623 (CN)
Priority Data:
201310265444.3 27.06.2013 CN
Title (EN) METHOD FOR MANUFACTURING NON-PUNCH THROUGH INSULATED GATE BIPOLAR TRANSISTOR
(FR) PROCÉDÉ DE FABRICATION D'UN TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE SANS PERÇAGE
(ZH) 非穿通型绝缘栅双极晶体管的制造方法
Abstract: front page image
(EN)A method for manufacturing a non-punch through insulated gate bipolar transistor. The method comprises the following steps: forming an insulated gate bipolar transistor structure on the front surface of a silicon wafer until accumulation and deposit of an interlayer medium is completed; covering a protective film on the interlayer medium; thinning the silicon wafer from the back surface of the silicon wafer, and forming a P-type layer on the back surface of the thinned silicon wafer; removing the protective film and annealing the silicon wafer, wherein the annealing temperature is higher than 500 degrees centigrade; and forming a metal layer on the P-type layer and the surface of the interlayer medium. In the above-mentioned method, because the P-type layer is annealed before the metal layer is formed, the annealing temperature of the P-type layer will not be limited by a metal melting temperature, and a higher temperature can be used to anneal, such that the formed NPT IGBT has higher performance. Meanwhile, the method is compatible with the traditional process, so that the efficiency is higher.
(FR)L'invention concerne un procédé de fabrication d'un transistor bipolaire à grille isolée sans perçage. Le procédé comporte les étapes suivantes : la formation d'une structure de transistor bipolaire à grille isolée sur la surface frontale d'une tranche de silicium jusqu'à ce que l'accumulation et le dépôt d'une couche intermédiaire soient terminés, la couverture d'un film protecteur sur la couche intermédiaire ; la réduction de la tranche de silicium à partir de la surface arrière de la tranche de silicium et la formation d'une couche de type P sur la surface arrière de la surface arrière réduite de la tranche de silicium ; l'enlèvement du film de protection et la recuisson de la tranche de silicium, la température de recuit étant supérieure à 500 degrés ; et la formation d'une couche métallique sur la couche de type P et la surface de la couche intermédiaire. Dans le procédé susmentionné, étant donné que la couche de type P est recuite avant la formation de la couche de métal, la température de recuit de la couche de type P n'est pas limitée par une température de fusion de métal et une température plus élevée peut être utilisée pour recuire de sorte que le transistor formé (NPT IGBT) a une performance plus élevée. En attendant, le procédé est compatible avec le processus traditionnel, ce qui augmente l'efficacité.
(ZH)一种非穿通型绝缘栅双极晶体管的制造方法,包括如下步骤:在硅片正面形成绝缘栅双极晶体管结构至积淀完层间介质;在所述层间介质上覆盖保护膜;自所述硅片背面开始将所述硅片进行减薄处理,并在减薄后的硅片背面形成P型层;去掉所述保护膜,并对所述硅片进行退火处理;其中退火温度大于500摄氏度;在所述P型层和层间介质表面形成金属层。上述方法中,由于是在金属层形成之前进行P型层的退火处理,因此P型层的退火处理温度不会受到金属熔化温度的限制,可以采用较高的温度进行退火处理,从而形成的NPT IGBT的性能更高。同时,该方法也与传统工艺兼容,因此效率较高。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)