WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014206177) METHOD FOR PREPARING INSULATED GATE BIPOLAR TRANSISTOR OF TRENCH FS STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/206177    International Application No.:    PCT/CN2014/078906
Publication Date: 31.12.2014 International Filing Date: 30.05.2014
IPC:
H01L 21/331 (2006.01), H01L 21/8249 (2006.01), H01L 21/336 (2006.01)
Applicants: CSMC TECHNOLOGIES FAB1 CO., LTD. [CN/CN]; No.8 Xinzhou Road Wuxi New District, Jiangsu 214028 (CN)
Inventors: WANG, Genyi; (CN).
ZHANG, Shuo; (CN).
RUI, Qiang; (CN).
DENG, Xiaoshe; (CN)
Agent: ADVANCE CHINA IP LAW OFFICE; Room 3901, No.85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623 (CN)
Priority Data:
201310258327.4 25.06.2013 CN
Title (EN) METHOD FOR PREPARING INSULATED GATE BIPOLAR TRANSISTOR OF TRENCH FS STRUCTURE
(FR) PROCÉDÉ POUR FABRIQUER UN TRANSISTOR BIPOLAIRE À GRILLE ISOLÉE D’UNE STRUCTURE FS À TRANCHÉE
(ZH) Trench FS结构的绝缘栅双极型晶体管的制备方法
Abstract: front page image
(EN)A method for preparing an insulated gate bipolar transistor of a Trench FS structure comprises the following steps: forming an FS layer (20) on the back surface of a wafer (10); forming etching slots (12) on the front surface of the wafer (10), and forming a Pbody area precursor (14) between two adjacent etching slots (12); forming through deposition a dense gate oxide layer (30) on the etching slot (12); depositing a polycrystalline silicon gate (40) on the dense gate oxide layer (30); performing injection and spreading on the Pbody area precursor (14), to obtain a Pbody area (50), an area in which the Pbody area (50) directly contacts with the dense gate oxide layer (30) and that is exposed being referred to as a source area precursor (52); performing photoetching, injection, and spreading on the source area precursor (52), to obtain a source area (60); forming a medium block (70) on the front surface of the wafer (10); forming, on the front surface of the wafer (10), a source (16) and a gate (18) that are disposed at intervals; and forming a P+ anode layer (80) and a metal layer (90) on the back surface of the wafer (10). The method for preparing an insulated gate bipolar transistor of a Trench FS structure does not need an epitaxy technique, the productivity is high, and the cost is low.
(FR)L’invention porte sur un procédé pour fabriquer un transistor bipolaire à grille isolée d’une structure FS à tranchée, qui comprend les étapes suivantes : la formation d’une couche FS (20) sur la surface arrière d’une tranche de semi-conducteur (10) ; la formation de fentes de gravure (12) sur la surface avant de la tranche de semi-conducteur (10), et la formation d’un précurseur de zone de corps P (14) entre deux fentes de gravure adjacentes (12) ; la formation par dépôt d’une couche d’oxyde de grille dense (30) sur la fente de gravure (12) ; le dépôt d’une grille de silicium polycristallin (40) sur la couche d’oxyde de grille dense (30) ; la réalisation d’une injection et d’un étalement sur le précurseur de zone de corps P (14), pour obtenir une zone de corps P (50), une zone dans laquelle la zone de corps P (50) est directement en contact avec la couche d’oxyde de grille dense (30) et qui est présentée en étant référencée à un précurseur de zone de source (52) ; la réalisation d’une photogravure, d’une injection et d’un étalement sur le précurseur de zone de source (52), pour obtenir une zone de source (60) ; la formation d’un bloc de support (70) sur la surface avant de la tranche de semi-conducteur (10) ; la formation, sur la surface avant de la tranche de semi-conducteur (10), d’une source (16) et d’une grille (18) qui sont disposées à des intervalles ; et la formation d’une couche d’anode P+ (80) et d’une couche métallique (90) sur la surface arrière de la tranche de semi-conducteur (10). Le procédé de fabrication d’un transistor bipolaire à grille isolée d’une structure FS à tranchée n’a pas besoin d’une technique d’épitaxie, la productivité est élevée et le coût est faible.
(ZH)一种Trench FS结构的绝缘栅双极型晶体管的制备方法,包括如下步骤:在晶圆(10)背面形成FS层(20);在晶圆(10)正面形成蚀刻槽(12),相邻的两个蚀刻槽(12)之间形成Pboldy区前体(14);在蚀刻槽(12)上沉积形成致密性栅氧层(30);在致密性栅氧层(30)上沉积多晶硅栅(40);对Pbody区前体(14)进行注入和扩散,得到Pbody区(50),Pbody区(50)与致密性栅氧层(30)直接接触且裸露在外的区域称为源区前体(52);对源区前体(52)进行光刻、注入和扩散,得到源区(60);在晶圆(10)的正面形成介质块(70);在晶圆(10)正面形成间隔设置的源电极(16)和栅电极(18);在晶圆(10)背面形成P+阳极层(80)和金属层(90)。这种Trench FS结构的绝缘栅双极型晶体管的制备方法不需要外延工艺,产能较高且成本较低。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)