WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014205529) RESPONSE FREQUENCY GENERATOR CIRCUIT FOR RADIOFREQUENCY IDENTIFICATION DEVICES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/205529    International Application No.:    PCT/BR2014/000095
Publication Date: 31.12.2014 International Filing Date: 20.03.2014
IPC:
H03L 7/06 (2006.01), H03L 7/08 (2006.01)
Applicants: CENTRO NACIONAL DE TECNOLOGIA ELETRÔNICA AVANÇADA - CEITEC S.A. [BR/BR]; Nº 777 Estrada João de Oliveira Remião 91550-000 Porto Alegre - RS (BR)
Inventors: HENES NETO, Egas; (BR).
SILVA DOS SANTOS, João Carlos; (BR).
SILVA PIOVANI, Daniel Eduardo; (BR)
Agent: TAGLIARI, Carolina; Nº 777 Estrada João de Oliveira Remião 91550-000 Porto Alegre - RS (BR)
Priority Data:
10 2013 016719 3 28.06.2013 BR
Title (EN) RESPONSE FREQUENCY GENERATOR CIRCUIT FOR RADIOFREQUENCY IDENTIFICATION DEVICES
(FR) CIRCUIT GÉNÉRATEUR DE FRÉQUENCE DE RÉPONSE POUR DISPOSITIFS D'IDENTIFICATION PAR RADIOFRÉQUENCE
(PT) CIRCUITO GERADOR DE FREQUÊNCIA DE RESPOSTA PARA DISPOSITIVOS DE IDENTIFICAÇÃO POR RADIOFREQUÊNCIA
Abstract: front page image
(EN)Frequency response generator circuit for identification devices that generates a signal that oscillates at a response frequency and can be used in RFID tags. The circuit calculates how many periods of a reference clock signal have to be used to establish the frequency of the response signal, breaking down the result of said calculation into a integer part and a fractional part. The integer part and the fractional part, together with a phase-shifted reply, obtained at the output of a multiplexer, are used by a control unit that produces the frequency response signal and controls the multiplexer in order to determine which of the various reference clock signal phases will be supplied, at the output of said multiplexer, and fed back to the controller unit. The technology used in the circuit aims to reduce energy consumption since the use of multiple reference clock signal phases allows greater resolution in matching between the input signal and the response signal, which resolution would conventionally be obtained with a higher reference signal frequency and consequently greater energy consumption.
(FR)L'invention concerne un circuit générateur de réponse de fréquence pour dispositifs d'identification, générant un signal qui oscille à une fréquence de réponse, et trouvant une application dans les étiquettes RFID. Le circuit calcule le nombre de périodes d'un signal d'horloge de référence devant être utilisées pour établir la fréquence du signal de réponse, décomposant le résultat de ce calcul en une partie entière et une partie fractionnaire. La partie entière et la partie fractionnaire, conjointement avec une réplique déphasée, obtenue en sortie d'un multiplexeur, sont utilisées par un bloc de contrôle qui produit le signal de réponse de fréquence et contrôle le multiplexeur pour déterminer laquelle des différentes phases de signal d'horloge de référence sera fournie, en sortie de ce multiplexeur, et réacheminée vers le bloc de contrôle. La technique utilisée dans le circuit vise à réduire la consommation d'énergie, l'utilisation de multiples phases de signal d'horloge de référence permettant une plus grande résolution dans l'appariement entre le signal d'entrée et le signal de réponse, résolution qui, de façon classique, serait obtenue avec une plus grande fréquence du signal de référence et, par conséquent, une plus grande consommation d'énergie.
(PT)Circuito gerador de resposta de frequência para dispositivos dè identificação que gera um sinal que oscila a uma frequência de resposta e tem aplicação em etiquetas RFID. O circuito calcula quantos períodos de um sinal de relógio de referência devem ser utilizados para estabelecer a frequência do sinal de resposta, decompondo o resultado desse cálculo em uma parte inteira e uma parte fracionária. A parte inteira e a parte frqcionária, juntamente com uma réplica defasada, obtida à saída de um multiplexador, são utilizados por um bloco de controle que produz o sinal de resposta de frequência e. controla o multiplexador para determinar qual dentre as diferentes fases de sinal de relógio de referência será fornecida, na saída desse multiplexador, e realimentada para o bloco controlador. A técnica utilizada no circuito visa diminuir o consumo de energia, pois a utilização de múltiplas fases de sinal de relógio de referência permite uma maior resolução no casamento entre o sinal de entrada e o sinal de resposta, resolução tal que, do modo convencional, séria obtida com maior frequência do sinal de referência e consequentemente maior consumo de energia.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Portuguese (PT)
Filing Language: Portuguese (PT)