WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014205003) TRENCH HIGH ELECTRON MOBILITY TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/205003    International Application No.:    PCT/US2014/042808
Publication Date: 24.12.2014 International Filing Date: 17.06.2014
IPC:
H01L 29/778 (2006.01)
Applicants: BARLOW, Stephen, P. [US/US]; (US)
Inventors: BARLOW, Stephen, P.; (US)
Agent: BRANNON, C., John; (US)
Priority Data:
61/836,338 18.06.2013 US
61/858,850 26.07.2013 US
61/867,288 19.08.2013 US
62/007,637 04.06.2014 US
Title (EN) TRENCH HIGH ELECTRON MOBILITY TRANSISTOR
(FR) TRANSISTOR À TRANCHÉE À HAUTE MOBILITÉ D'ÉLECTRONS
Abstract: front page image
(EN)A method for producing a solid state device, including forming a first dielectric layer over an epitaxial layer at least partially covering the a Silicon substrate and depositing a photoresist material thereover, removing a predetermined portion first dielectric layer to define an exposed portion, implanting dopants into the exposed portion to define a doped portion, preferentially removing Silicon from the exposed portion to generate trenches having V-shaped cosss-sections and having first and second angled sidewalls defining the V-shaped cross-section, wherein each angled sidewall defining the V- shaped cross-section is a Silicon face having a 111 orientation, and forming a 2DEG on at least one sidewall.
(FR)Cette invention concerne un procédé de production d'un dispositif à semi-conducteur, comprenant les étapes consistant à : former une première couche diélectrique sur une couche épitaxiée recouvrant au moins partiellement un substrat de silicium et déposer sur celle-ci un matériau photosensible, éliminer une partie prédéterminée de la première couche diélectrique pour définir une partie exposée, implanter des dopants dans la partie exposée pour définir une partie dopée, éliminer de préférence le silicium de la partie exposée pour générer des tranchées présentant des sections transversales en V et comprenant des première et seconde parois latérales définissant la section transversale en V, chaque paroi latérale inclinée définissant la section transversale en V formant une face en silicium présentant une orientation de type 1 1 1, et former un gaz électronique bidimensionnel (GE2D) sur au moins une paroi latérale.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)