WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014204884) FOUR TERMINAL TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/204884    International Application No.:    PCT/US2014/042612
Publication Date: 24.12.2014 International Filing Date: 17.06.2014
IPC:
H01L 29/786 (2006.01)
Applicants: EASTMAN KODAK COMPANY [US/US]; 343 State Street Rochester, NY 14650-2201 (US)
Inventors: TUTT, Lee, William; (US).
NELSON, Shelby, Forrester; (US)
Priority Data:
13/921,258 19.06.2013 US
Title (EN) FOUR TERMINAL TRANSISTOR
(FR) TRANSISTOR À QUATRE BORNES
Abstract: front page image
(EN)A transistor includes a substrate, a first electrically conductive material layer positioned on the substrate, and a first electrically insulating material layer is positioned on the first electrically conductive material layer. A gate includes a second electrically conductive material and a reentrant profile in which a first portion of the gate is sized and positioned to extend beyond a second portion of the gate. A second electrically insulating material layer conforms to the reentrant profile of the gate and in positioned on at least a portion of the first electrically insulating material layer. A semiconductor material layer conforms to and is in contact with the second electrically insulating material layer.
(FR)La présente invention concerne un transistor comprenant un substrat, une première couche de matière électroconductrice positionnée sur le substrat, et une première couche de matière électroconductrice qui est positionnée sur la première couche de matière. Une grille comprend une seconde matière électroconductrice et un profil réentrant dans lequel une première partie de la grille est dimensionnée et positionnée pour s'étendre au-delà d'une seconde partie de la grille. Une seconde couche de matière électroconductrice s'adapte au profil réentrant de la porte et est positionnée sur au moins une partie de la première couche en matière électroconductrice. Une couche en matière semi-conductrice s'adapte à la seconde couche de matière d'isolation électrique et est en contact avec celle-ci.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)