WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014204661) MEMORY TILE ACCESS AND SELECTION PATTERNS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/204661    International Application No.:    PCT/US2014/041034
Publication Date: 24.12.2014 International Filing Date: 05.06.2014
IPC:
G11C 7/00 (2006.01), G11C 7/10 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way P.O. Box 6 Boise, ID 83707 (US)
Inventors: CASTRO, Hernan, A.; (US).
TEDROW, Kerry, Dean; (US).
WU, Jack, Chinho; (US)
Agent: ALTMAN, Daniel, E.; (US)
Priority Data:
13/919,758 17.06.2013 US
Title (EN) MEMORY TILE ACCESS AND SELECTION PATTERNS
(FR) ACCÈS À UN PAVÉ DE MÉMOIRE ET MODÈLES DE SÉLECTION
Abstract: front page image
(EN)In one embodiment, an apparatus, such as a memory device, is disclosed. The apparatus includes multiple memory tiles and selection circuitry. Each memory tile has an array of storage components at intersections of a plurality of digit line conductors and a plurality of access line conductors. The selection circuitry includes line drivers that select a storage component of a memory tile based on a corresponding digit line conductor and a corresponding access line conductor to the storage component. The selection circuitry may select two or more storage components of a memory tile in a consecutive manner before selecting the storage components of a different memory tile.
(FR)Dans un mode de réalisation, l'invention concerne un appareil, tel qu'un dispositif de mémoire. L'appareil comprend de multiples pavés de mémoire et une circuiterie de sélection. Chaque pavé de mémoire a un ensemble de composants de stockage à des intersections d'une pluralité de conducteurs de canal bit et d'une pluralité de conducteurs de ligne d'accès. La circuiterie de sélection comprend des pilotes de ligne qui sélectionnent un composant de stockage d'un pavé de mémoire sur la base d'un conducteur de canal bit correspondant et d'un conducteur de ligne d'accès correspondant au niveau du composant de stockage. La circuiterie de sélection peut sélectionner au moins deux composants de stockage d'un pavé de mémoire d'une manière consécutive avant de sélectionner les composants de stockage d'un pavé de mémoire différent.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)