WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014204400) SYSTEM AND METHOD FOR DESIGNING AN INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/204400    International Application No.:    PCT/SG2014/000224
Publication Date: 24.12.2014 International Filing Date: 23.05.2014
IPC:
G06F 17/50 (2006.01)
Applicants: PLUNIFY PTE LTD [SG/SG]; 67 Ayer Rajah Crescent #03-20/22 Singapore 139950 (SG)
Inventors: NG, Harn Hua; (SG).
TEO, Kirvy, Wei Sion; (SG)
Agent: SIM, Charlie; Axis Intellectual Capital Pte Ltd. 1 Pemimpin Drive, #12-07, One Pemimpin Singapore 576151 (SG)
Priority Data:
201304818-6 20.06.2013 SG
Title (EN) SYSTEM AND METHOD FOR DESIGNING AN INTEGRATED CIRCUIT
(FR) SYSTÈME ET PROCÉDÉ DE CONCEPTION D'UN CIRCUIT INTÉGRÉ
Abstract: front page image
(EN)A system and method are provided for compiling an integrated circuit design are described. A web-based client accessible from a personal computer provides access for a user to a network- based server where the user is able to provide an integrated circuit design for compilation. The system propagates values into pertinent parameters for compilation of the circuit design, and further, provides strategies and suggestions based on analysis of past results for propagating values for a plurality of compilation sequences. Compilation of the integrated circuit design is carried out on server-based computing resources by way of parallel compilation of the plurality of compilation sequences, allowing for concurrent time-saving operation.
(FR)L'invention concerne un système et un procédé permettant de compiler un modèle de circuit intégré. Un client sur le Web, accessible par un ordinateur personnel, fournit l'accès à un utilisateur à un serveur basé sur un réseau, l'utilisateur pouvant produire un modèle de circuit intégré en vue d'une compilation. Le système propage des valeurs dans des paramètres pertinents pour la compilation du modèle de circuit et également fournit des stratégies et des suggestions sur la base de l'analyse de résultats antérieurs pour propager des valeurs pour une pluralité de séquences de compilation. La compilation du modèle de circuit intégré est réalisée sur des ressources de calcul basées sur un serveur par compilation parallèle de la pluralité de séquences de compilation, permettant ainsi une opération concomitante faisant gagner du temps.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)