Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2014203830) ELECTRONIC DEVICE SEALING METHOD, ELECTRONIC DEVICE PACKAGE PRODUCTION METHOD, AND SEALING SHEET
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2014/203830 International Application No.: PCT/JP2014/065776
Publication Date: 24.12.2014 International Filing Date: 13.06.2014
IPC:
H01L 21/56 (2006.01) ,H01L 23/08 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02
Manufacture or treatment of semiconductor devices or of parts thereof
04
the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
50
Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/06-H01L21/326162
56
Encapsulations, e.g. encapsulating layers, coatings
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
02
Containers; Seals
06
characterised by the material of the container or its electrical properties
08
the material being an electrical insulator, e.g. glass
Applicants:
日東電工株式会社 NITTO DENKO CORPORATION [JP/JP]; 大阪府茨木市下穂積1丁目1番2号 1-1-2,Shimohozumi,Ibaraki-shi, Osaka 5678680, JP
Inventors:
豊田 英志 TOYODA, Eiji; JP
石坂 剛 ISHIZAKA, Tsuyoshi; JP
亀山 工次郎 KAMEYAMA, Kojiro; JP
清水 祐作 SHIMIZU, Yusaku; JP
石井 淳 ISHII, Jun; JP
Agent:
特許業務法人 ユニアス国際特許事務所 UNIUS PATENT ATTORNEYS OFFICE; JP
Priority Data:
2013-12992420.06.2013JP
2014-10821726.05.2014JP
Title (EN) ELECTRONIC DEVICE SEALING METHOD, ELECTRONIC DEVICE PACKAGE PRODUCTION METHOD, AND SEALING SHEET
(FR) PROCÉDÉ DE SCELLEMENT DE DISPOSITIF ÉLECTRONIQUE, PROCÉDÉ DE PRODUCTION DE BOÎTIER DE DISPOSITIF ÉLECTRONIQUE, ET FEUILLE DE SCELLEMENT
(JA) 電子デバイスの封止方法、電子デバイスパッケージの製造方法及び封止シート
Abstract:
(EN) Provided is an electronic device sealing method capable of preventing a sealing sheet from protruding while allowing surface reliefs to be embedded satisfactorily. The first invention relates to an electronic device sealing method comprising: the step of disposing a sealing sheet and a release film in this order over an electronic device disposed on a substrate; the step of covering the substrate, the electronic device, and the sealing sheet with the release film under a reduced pressure atmosphere to form a sealed space sealed by the release film; and the step of using a difference in pressure generated by making the pressure outside the sealed space higher than inside the sealed space to seal the electronic device with the sealing sheet.
(FR) La présente invention concerne un procédé de scellement de dispositif électronique permettant d'empêcher qu'une feuille de scellement ne fasse saillie tout en permettant que des reliefs de surface soient intégrés de manière satisfaisante. Selon un premier aspect, l'invention concerne ainsi un procédé de scellement de dispositif électronique comprenant les étapes suivantes : une étape de disposition de feuille de scellement et de film de libération, dans cet ordre, sur un dispositif électronique disposé sur un substrat ; une étape de recouvrement du substrat, du dispositif électronique, et de la feuille de scellement au moyen du film de libération à une atmosphère à pression réduite en vue de former un espace scellé, scellé au moyen du film de libération ; et une étape d'utilisation d'une différence de la pression générée en amenant la pression à l'extérieur de l'espace scellé à être supérieure à celle à l'intérieur de l'espace scellé de sorte à sceller le dispositif électronique au moyen de la feuille de scellement.
(JA)  封止シートのはみ出しを防止できるとともに、凹凸を良好に埋め込むことができる電子デバイスの封止方法を提供する。 第1の本発明は、基板上に配置された電子デバイスの上に封止シートと離型フィルムをこの順に配置する工程と、減圧雰囲気下で、基板、電子デバイス及び封止シートを離型フィルムで覆って、離型フィルムにより密閉された密閉空間を形成する工程と、密閉空間の外部の圧力を密閉空間の内部より高めることによって生じた圧力差を利用して、封止シートで電子デバイスを封止する工程とを含む電子デバイスの封止方法に関する。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)