Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2014202038) METHOD FOR CAPACITIVELY READING RESISTIVE MEMORY ELEMENTS AND NONVOLATILE, CAPACITIVELY READABLE MEMORY ELEMENTS FOR IMPLEMENTING THE METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2014/202038 International Application No.: PCT/DE2014/000257
Publication Date: 24.12.2014 International Filing Date: 17.05.2014
IPC:
G11C 13/00 (2006.01) ,G11C 14/00 (2006.01)
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
13
Digital stores characterised by the use of storage elements not covered by groups G11C11/, G11C23/, or G11C25/173
G PHYSICS
11
INFORMATION STORAGE
C
STATIC STORES
14
Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
Applicants:
FORSCHUNGSZENTRUM JÜLICH GMBH; 52425 Jülich, DE
RHEINISCH-WESTFÄLISCHE TECHNISCHE HOCHSCHULE (RWTH) AACHEN [DE/DE]; Templergraben 55 52062 Aachen, DE
Inventors:
TAPPERTZHOFEN, Stefan; DE
LINN, Eike; DE
NIELEN, Lutz; DE
WASER, Rainer; DE
VALOV, Ilia; DE
Priority Data:
10 2013 010 411.421.06.2013DE
10 2014 002 288.919.02.2014DE
Title (EN) METHOD FOR CAPACITIVELY READING RESISTIVE MEMORY ELEMENTS AND NONVOLATILE, CAPACITIVELY READABLE MEMORY ELEMENTS FOR IMPLEMENTING THE METHOD
(FR) PROCÉDÉ DE LECTURE CAPACITIVE D'ÉLÉMENTS DE MÉMOIRE RÉSISTIFS ET ÉLÉMENTS DE MÉMOIRE NON VOLATILS À LECTURE CAPACITIVE POUR METTRE EN ŒUVRE CE PROCÉDÉ
(DE) VERFAHREN ZUM KAPAZITIVEN AUSLESEN RESISTIVER SPEICHERELEMENTE SOWIE NICHTFLÜCHTIGE, KAPAZITIV AUSLESBARE SPEICHERELEMENTE ZUR DURCHFÜHRUNG DES VERFAHRENS
Abstract:
(EN) Within the scope of the invention, a method for reading a nonvolatile memory element having at least two stable states 0 and 1 has been developed. Said memory element comprises at least one resistive memory cell, which encodes the two states 0 and 1 to give a state HRS with a relatively high electrical resistance and a state LRS with a relatively low electrical resistance. The memory element has different capacitances C0.1 in the two states 0 and 1; this difference is used to determine which state is present. In accordance with the invention, a memory element is selected in which a fixed capacitance, which is independent of the state of the memory cell, is connected in series with the memory cell. It has been identified that a series circuit comprising a resistive memory cell and a fixed capacitance instead of a second resistive memory cell improves the signal strength during capacitive reading. It has also been identified that the second memory cell is not required for the memory function when the memory element is read capacitively. Within the scope of the invention, in addition memory elements have been developed which combine a field-effect transistor or a DRAM structure with a resistive memory cell or an antiseries series circuit of such memory cells. Such memory elements are particularly suitable for implementing the method according to the invention.
(FR) L'invention concerne un procédé de lecture d'un élément de mémoire non volatil qui possède au moins deux états 0 et 1 stables. Ledit élément comprend au moins une cellule mémoire résistive qui code les deux états 0 et 1 dans un état à haute résistance électrique HRS et un état à faible résistance électrique LRS. L'élément de mémoire présente des capacités C0,1 différentes dans les deux états 0 et 1. Cette différence permet de déterminer l'état en présence. Selon l'invention, on choisit un élément de mémoire dans lequel une capacité fixe indépendante de l'état de la cellule mémoire est reliée en série à la cellule mémoire. On a constaté que la connexion d'une cellule mémoire résistive en série avec une capacité fixe au lieu d'une deuxième cellule mémoire résistive améliore l'intensité du signal lors d'une lecture capacitive. On a constaté en outre qu'on peut se passer de la deuxième cellule mémoire pour la fonction de mémorisation lorsque la lecture de l'élément de mémoire se fait par voie capacitive. L'invention concerne en outre des éléments de mémoire qui combinent un transistor à effet de champ ou une structure DRAM avec une cellule mémoire résistive et une connexion en anti-série de telles cellules mémoire. Ces éléments de mémoire sont particulièrement adaptés à la mise en œuvre du procédé selon l'invention.
(DE) Im Rahmen der Erfindung wurde ein Verfahren zum Auslesen eines nichtflüchtigen Speicherelements mit mindestens zwei stabilen Zuständen 0 und 1 entwickelt. Dieses umfasst mindestens eine resistive Speicherzelle, die die beiden Zustände 0 und 1 in einen Zustand HRS mit höherem elektrischem Widerstand und einen Zustand LRS mit niedrigerem elektrischem Widerstand kodiert. Das Speicherelement weist in den beiden Zuständen 0 und 1 unterschiedliche Kapazitäten C0,1 auf; über diesen Unterschied wird bestimmt, welcher Zustand vorliegt. Erfindungsgemäß wird ein Speicherelement gewählt, in dem eine vom Zustand der Speicherzelle unabhängige Festkapazität mit der Speicherzelle in Reihe geschaltet ist. Es wurde erkannt, dass eine Reihenschaltung einer resistiven Speicherzelle mit einer Festkapazität statt mit einer zweiten resistiven Speicherzelle die Signalstärke beim kapazitiven Auslesen verbessert. Es wurde außerdem erkannt, dass die zweite Speicherzelle für die Speicherfunktion entbehrlich wird, wenn das Speicherelement kapazitiv ausgelesen wird. Im Rahmen der Erfindung wurden zudem Speicherelemente entwickelt, die einen Feldeffekttransistor bzw. eine DRAM-Struktur mit einer resistiven Speicherzelle oder einer antiseriellen Reihenschaltung derartiger Speicherzellen kombinieren. Derartige Speicherelemente sind besonders zur Durchführung des erfindungsgemäßen Verfahrens geeignet.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)