WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014200430) DETECTING AND CORRECTING AN ERROR IN A DIGITAL CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/200430    International Application No.:    PCT/SG2014/000258
Publication Date: 18.12.2014 International Filing Date: 05.06.2014
Chapter 2 Demand Filed:    27.03.2015    
IPC:
H03K 5/135 (2006.01), H03K 5/1534 (2006.01)
Applicants: AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH [SG/SG]; 1 Fusionopolis Way, #20-10 Connexis, Singapore 138632 (SG)
Inventors: ZHOU, Jun; (SG).
LIU, Xin; (SG)
Agent: SPRUSON & FERGUSON (ASIA) PTE LTD; P.O. Box 1531 Robinson Road Post Office Singapore 903031 (SG)
Priority Data:
201304506-7 11.06.2013 SG
Title (EN) DETECTING AND CORRECTING AN ERROR IN A DIGITAL CIRCUIT
(FR) DETECTION ET CORRECTION D'UNE ERREUR DANS UN CIRCUIT NUMERIQUE
Abstract: front page image
(EN)A method for detecting and correcting an error in a circuit is provided. The circuit is configured to receive an input signal and clock the input signal with a rising and falling timing signal. The method includes detecting late arrival signal transition of the input signal, at an intermediate point of a path, the path being one through which the input signal transits. The method further includes predicting an error in the input signal in response to detecting the late arrival signal transition at the intermediate point of the path. In addition, the method includes correcting the error in the input signal by manipulating the timing signal and/or a supply voltage.
(FR)L’invention porte sur un procédé pour détecter et corriger une erreur dans un circuit. Le circuit est configuré pour recevoir un signal d’entrée et synchroniser le signal d’entrée avec un signal de temporisation montant et descendant. Le procédé comprend la détection d’une transition de signal à arrivée tardive du signal d’entrée, au niveau d’un point intermédiaire d’un chemin, le chemin étant un chemin à travers lequel le signal d’entrée transite. Le procédé comprend en outre la prédiction d’une erreur dans le signal d’entrée en réponse à la détection de la transition de signal à arrivée tardive au niveau du point intermédiaire du chemin. De plus, le procédé comprend la correction de l’erreur dans le signal d’entrée par manipulation du signal de temporisation et/ou d’une tension d’alimentation.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)