WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014200077) MICROSTRUCTURE FORMING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND CMOS FORMING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/200077    International Application No.:    PCT/JP2014/065665
Publication Date: 18.12.2014 International Filing Date: 06.06.2014
IPC:
H01L 21/20 (2006.01), H01L 21/205 (2006.01), H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Applicants: TOKYO ELECTRON LIMITED [JP/JP]; 3-1, Akasaka 5-chome, Minato-ku, Tokyo 1076325 (JP).
THE UNIVERSITY OF TOKYO [JP/JP]; 3-1, Hongo 7-chome, Bunkyo-ku, Tokyo 1138654 (JP)
Inventors: GUNJI, Isao; (JP).
IZAWA, Yusaku; (JP).
OBA, Daisuke; (JP).
KONDO, Yoshiyuki; (JP).
KASHIWAGI, Yusaku; (JP).
SUGIYAMA, Masakazu; (JP)
Agent: BECCHAKU, Shigehisa; Lusis Bldg. 2nd Floor, 16-1, Higashi Shinbashi 2-chome, Minato-ku, Tokyo 1050021 (JP)
Priority Data:
2013-121821 10.06.2013 JP
Title (EN) MICROSTRUCTURE FORMING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND CMOS FORMING METHOD
(FR) PROCÉDÉ DE FORMATION DE MICROSTRUCTURE, PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FORMATION DE CMOS
(JA) 微細構造形成方法、半導体デバイスの製造方法、及びCMOSの形成方法
Abstract: front page image
(EN)Provided is a microstructure forming method that enables a high-quality compound semiconductor microstructure to be formed on a substrate. A trench (14) is formed in a SiO2 film (12), etc., that is formed on the upper surface of a single-crystal silicon substrate (10), and a (001) crystal plane (15) of the single-crystal silicon substrate (10) is exposed at the bottom of the trench (14). The trench (14) is filled with indium phosphide (16), and the filled indium phosphide (16) is heated and melted. The melted indium phosphide (16) is slowly cooled, the (001) crystal plane (15) is used as a seed, and the indium phosphide (16) is recrystallized. The SiO2 film (12), etc., is removed. During the heating of the indium phosphide (16), the filled indium phosphide (16) is heated by a laser scanner (24) that is positioned to the upper-surface side of the single-crystal silicon substrate (10). During the slow cooling of the indium phosphide (16), the intensity of a laser beam (L) from the laser scanner (24) is gradually decreased.
(FR)L'invention concerne un procédé de formation de microstructure qui permet de former une microstructure semi-conductrice en composé de haute qualité sur un substrat. Une tranchée (14) est formée dans une pellicule de SiO2 (12), etc., qui est formée sur la surface supérieure d'un substrat de silicium monocristallin (10), et un plan cristallin (001) (15) du substrat de silicium monocristallin (10) est découvert au fond de la tranchée (14). La tranchée (14) est remplie de phosphure d'indium (16), et le phosphure d'indium (16) introduit est chauffé et fondu. Le phosphure d'indium (16) fondu est refroidi lentement, le plan cristallin (001) (15) est utilisé comme germe, et le phosphure d'indium (16) est recristallisé. La pellicule de SiO2 (12), etc., est retirée. Pendant le chauffage du phosphure d'indium (16), le phosphure d'indium (16) introduit est chauffé par un appareil à balayage laser (24) qui est positionné du côté de la surface supérieure du substrat de silicium monocristallin (10). Pendant le lent refroidissement du phosphure d'indium (16), l'intensité d'un faisceau laser (L) provenant de l'appareil à balayage laser (24) est abaissée graduellement.
(JA) 高品質な異種半導体の微細構造を基板に形成することができる微細構造形成方法を提供する。単結晶シリコン基板10の上面に形成されたSiO膜12等にトレンチ14を形成し、該トレンチ14の底において単結晶シリコン基板10の(001)結晶面15を露出させ、トレンチ14にインジウムリン16を充填し、充填されたインジウムリン16を加熱して溶融させ、溶融したインジウムリン16を徐冷して(001)結晶面15を種としてインジウムリン16を再結晶させ、SiO膜12等を除去し、インジウムリン16を加熱する際には、単結晶シリコン基板10の上面側に配置されたレーザスキャナ24によって充填されたインジウムリン16を加熱し、インジウムリン16を徐冷する際には、レーザスキャナ24からのレーザ光Lの強度を漸減する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)