WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014199545) SEMICONDUCTOR INTEGRATED CIRCUIT, AND DATA INTERFACE SYSTEM PROVIDED WITH SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/199545    International Application No.:    PCT/JP2014/001890
Publication Date: 18.12.2014 International Filing Date: 31.03.2014
IPC:
G06F 12/00 (2006.01), G06F 1/26 (2006.01)
Applicants: SOCIONEXT INC. [JP/JP]; 10-23, Shinyokohama 2-chome, Kohoku-ku Yokohama-shi, Kanagawa 2220033 (JP)
Inventors: KUBO, Hironori; .
MIZOBATA, Norihiko; .
HIRANO, Makoto; .
SUZUKI, Akihiro; .
TAKEUCHI, Masahiro;
Agent: MAEDA & PARTNERS; Osaka-Marubeni Bldg.5F, 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2013-122327 11.06.2013 JP
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT, AND DATA INTERFACE SYSTEM PROVIDED WITH SAME
(FR) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS ET SYSTÈME D'INTERFACE DE DONNÉES DOTÉ DE CE DERNIER
(JA) 半導体集積回路およびそれを備えたデータインタフェースシステム
Abstract: front page image
(EN)A semiconductor integrated circuit (101) which operates using voltage supplied from a first power supply IC (103), sends data to, and receives data from an external memory, and comprises: an interface circuit (105) which operates by receiving voltage supplied from a second power supply IC (112), accesses the external memory, and sends data to, and receives data from the external memory; a determination circuit (106) which determines the AC timing of the external memory, and the interface circuit on the basis of the access result of the interface circuit, and generates control information that controls the output voltage of the second power supply IC on the basis of the AC timing; and a voltage control circuit (108) which controls the output voltage of the second power supply IC in accordance with the control information.
(FR)La présente invention concerne un circuit intégré à semi-conducteurs (101) qui fonctionne au moyen d'une tension délivrée par un premier circuit intégré d'alimentation en courant (103), envoie des données à une mémoire externe et en reçoit de cette dernière, et comprend : un circuit d'interface (105) qui fonctionne par réception d'une tension délivrée par un second circuit intégré d'alimentation en courant (112), accède à la mémoire externe et envoie des données à la mémoire externe de même qu'en reçoit de cette dernière; un circuit de détermination (106) qui détermine la fréquence de courant alternatif de la mémoire externe de même que le circuit d'interface sur la base du résultat d'accès du circuit d'interface et génère des informations de commande qui commandent la tension de sortie du second circuit intégré d'alimentation en courant sur la base de la fréquence de courant alternatif; et un circuit de commande de tension (108) qui commande la tension de sortie du second circuit intégré d'alimentation en courant conformément aux informations de commande.
(JA) 第1の電源IC(103)から供給される電圧で動作し、外部メモリとデータの送受信を行う半導体集積回路(101)は、第2の電源IC(112)から供給される電圧を受けて動作し、外部メモリにアクセスして、外部メモリとデータの送受信を行うインタフェース回路(105)と、インタフェース回路のアクセス結果に基づいて、外部メモリとインタフェース回路とのACタイミングを判定し、当該ACタイミングに基づいて第2の電源ICの出力電圧を制御する制御情報を生成する判定回路(106)と、制御情報に従って、第2の電源ICの出力電圧を制御する電圧制御回路(108)とを備えている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)