WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014197004) DATA STORAGE ELEMENT AND SIGNAL PROCESSING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/197004    International Application No.:    PCT/US2013/069016
Publication Date: 11.12.2014 International Filing Date: 07.11.2013
IPC:
H03K 3/037 (2006.01)
Applicants: SYNOPSYS, INC. [US/US]; 690 East Middlefield Road Mountain View, CA 94043 (US)
Inventors: DUBEY, Prashant; (IN).
MITTAL, Shivangi; (IN).
JHA, Raushan, Kumar; (IN)
Agent: PATEL, Rajiv, P.; Fenwick & West LLP 801 California Street Mountain View, CA 94041 (US)
Priority Data:
13171090.7 07.06.2013 EP
Title (EN) DATA STORAGE ELEMENT AND SIGNAL PROCESSING METHOD
(FR) ELÉMENT DE STOCKAGE DE DONNÉES ET PROCÉDÉ DE TRAITEMENT DE SIGNAL
Abstract: front page image
(EN)A data storage element comprises a master stage (MS) with a first and a second latch (LI, L2), an error stage (ES) and a slave stage (SLS). The first latch (LI) generates in a clocked fashion based on a clock signal (CLK, CLKT, CLKB) a first logical signal (DOUTl) based on an input signal (DATA) in relation to a first threshold level (TP1). The second latch generates (L2) in a clocked fashion based on the clock signal (CLK, CLKT, CLKB) a second logical signal (DOUT2) based on the input signal (DATA) in relation to a second threshold level (TP2). The second threshold level (TP2) is distinct from the first threshold level (TP1). The error stage provides an error signal (ER) with a first logical state if the first and the second logical signal (DOUTl, DOUT2) have the same logical state, and with a second logical state they have different logical states. The slave stage (SLS) sets an output value (Q) of the data storage element to a common logical state of the first and the second logical signal (DOUTl, DOUT2) when the error signal (ER) has the first logical state, and keeps the output value (Q) unchanged otherwise.
(FR)L'invention porte sur un élément de stockage de données qui comprend un étage maître (MS) avec un premier et un second verrou (L1, L2), un étage d'erreur (ES) et un étage d'esclave (SLS). Le premier verrou (L1) génère d'une manière synchronisée sur la base d'un signal d'horloge (CLK, CLKT, CLKB) un premier signal logique (DSORTIE1) sur la base d'un signal d'entrée (DONNEES) en relation avec un premier niveau de seuil (TP1). Le second verrou génère (L2) d'une manière synchronisée sur la base du signal d'horloge (CLK, CLKT, CLKB) un second signal logique (DSORTIE2) sur la base du signal d'entrée (DONNEES) en relation avec un second niveau de seuil (TP2). Le second niveau de seuil (TP2) est distinct du premier niveau de seuil (TP1). L'étage d'erreur fournit un signal d'erreur (ER) avec un premier état logique si le premier et le second signal logique (DSORTIE1, DSORTIE2) ont le même état logique, et avec un second état logique s'ils ont des états logiques différents. L'étage esclave (SLS) règle une valeur de sortie (Q) de l'élément de stockage de données à un état logique commun du premier et du second signal logique (DSORTIE1, DSORTIE2) lorsque le signal d'erreur (ER) possède le premier état logique, et conserve la valeur de sortie (Q) inchangée autrement.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)