WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014196175) CIRCUIT BOARD AND LED MODULE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/196175    International Application No.:    PCT/JP2014/002861
Publication Date: 11.12.2014 International Filing Date: 29.05.2014
IPC:
H01L 33/62 (2010.01), H01L 23/12 (2006.01), H05K 1/02 (2006.01), H05K 3/34 (2006.01)
Applicants: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LTD. [JP/JP]; 1-61, Shiromi 2-chome, Chuo-ku, Osaka-shi, Osaka 5406207 (JP)
Inventors: AKETA, Takanori; .
SANAGAWA, Yoshiharu; .
UEDA, Mitsuhiko;
Agent: NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
Priority Data:
2013-121312 07.06.2013 JP
Title (EN) CIRCUIT BOARD AND LED MODULE
(FR) SUBSTRAT DE CÂBLAGE, ET MODULE DE DEL
(JA) 配線基板およびLEDモジュール
Abstract: front page image
(EN) A circuit board (1) having an LED chip (2) mounted by fusion bonding, wherein the circuit board (1) is provided with: a first substrate electrode (12) and a second substrate electrode (22) formed on a substrate (10), the first and second substrate electrodes (21, 22) being electroconductive pads for joining the LED chip (2); solder (16, 26) disposed on the first and second substrate electrodes (21, 22); and a first channel (14) and a second channel (24) into which molten solder is poured when the LED chip (2) is joined to the first and second substrate electrodes (21, 22), the first and second channels (14, 24) being formed on the substrate (10).
(FR)Le substrat de câblage (1) de l'invention présente une puce à DEL (2) montée au moyen d'une jonction par alliage. Ce substrat de câblage (1) est équipé : d'une première électrode de matériau de base (12) ainsi que d'une seconde électrode de matériau de base (22) qui sont formées sur un substrat (10), et qui consistent en des parties pastille jointes à la puce à DEL (2) et possédant une conductivité; de matériaux de brasage (16, 26) disposés sur la première et la seconde électrode de matériau de base (12, 22); et d'une première partie rainure (14) ainsi que d'une seconde partie rainure (24) qui sont formées sur un substrat (10), et dans lesquelles s'écoulent les matériaux de brasage (16, 26) en fusion lors du brasage de la puce à DEL (2) sur la première et la seconde électrode de matériau de base (12, 22).
(JA) 配線基板(1)は、溶融接合によりLEDチップ(2)が実装される配線基板(1)であって、基材(10)上に形成され、LEDチップ(2)を接合する、導電性を有するパッド部である第1の基材電極(12)及び第2の基材電極(22)と、第1の基材電極(12)及び第2の基材電極(22)の上に配置されたはんだ材(16、26)と、基材(10)上に形成され、LEDチップ(2)を第1の基材電極(12)及び第2の基材電極(22)に接合する時に、溶融したはんだ材(16、26)が流れ込む第1の溝部(14)及び第2の溝部(24)とを備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)