WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
PATENTSCOPE will be unavailable a few hours for maintenance reason on Saturday 18.08.2018 at 9:00 AM CEST
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014195806) METHODS AND SYSTEMS FOR INSERTION OF SPARE WIRING STRUCTURES FOR IMPROVED ENGINEERING CHANGE ORDERS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2014/195806 International Application No.: PCT/IB2014/001914
Publication Date: 11.12.2014 International Filing Date: 03.06.2014
IPC:
H01L 21/71 (2006.01)
Applicants: BLACKCOMB DESIGN AUTOMATION INC.[CA/CA]; 887 Great Northern Way Suite 115 Vancouver, BC V5T 4T5, CA
Inventors: HALLSCHMID, Peter; CA
CICALO, James; CA
MOLLAH, A.K.M., Kamruzzaman; CA
Priority Data:
14/270,26705.05.2014US
61/830,55603.06.2013US
62/006,75802.06.2014US
Title (EN) METHODS AND SYSTEMS FOR INSERTION OF SPARE WIRING STRUCTURES FOR IMPROVED ENGINEERING CHANGE ORDERS
(FR) PROCÉDÉS ET SYSTÈMES D'INSERTION DE STRUCTURES DE CÂBLAGE DE REMPLACEMENT POUR AMÉLIORER LES ORDRES DE CHANGEMENT D'INGÉNIERIE
Abstract:
(EN) A method for insertion of spare wiring structures into an integrated circuit comprises determining an architecture of spare wiring structures upon which to base the insertion of spare wiring structures, inserting spare wiring structures into a physical design of the integrated circuit according to the determined architecture, and outputting an engineering-change-order-ready integrated circuit layout. The determined architecture depends upon a design characteristic or design characteristic value. The spare wiring structures include a plurality of spare electrically conductive interconnect layer structures disposed on at least one of a plurality of interconnect layers, which are disposed on one or both sides of a substrate including a plurality of electronic devices. The plurality of interconnect layers include at least one horizontal interconnect layer and at least one vertical- interconnect-access (VIA) layer. The plurality of spare electrically conductive interconnect layer structures are electrically isolated from a plurality of active electrically conductive interconnect layer structures.
(FR) La présente invention concerne un procédé d'insertion de structures de câblage de remplacement dans un circuit intégré, qui comprend la détermination d'une architecture de structures de câblage de remplacement, sur laquelle baser l'insertion de structures de câblage de remplacement, l'insertion des structures de câblage de remplacement dans une conception physique du circuit intégré en fonction de l'architecture déterminée et la production d'une disposition de circuit intégré, prête à recevoir un ordre de changement d'ingénierie. L'architecture déterminée dépend d'une caractéristique de conception ou d'une valeur de caractéristique de conception. Les structures de câblage de remplacement comprennent une pluralité de structures de couches d'interconnexion électriquement conductrices de remplacement, disposées sur au moins une couche d'interconnexion parmi une pluralité de couches d'interconnexion, disposées sur un ou les deux côtés d'un substrat comprenant une pluralité de dispositifs électroniques. La pluralité de couches d'interconnexion comprennent au moins une couche d'interconnexion horizontale et au moins une couche d'accès à interconnexion verticale (VIA). La pluralité de structures de couches d'interconnexion électriquement conductrices de remplacement sont électriquement isolées d'une pluralité de structures de couches d'interconnexion électriquement conductrices actives.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)