WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014192735) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/192735    International Application No.:    PCT/JP2014/063954
Publication Date: 04.12.2014 International Filing Date: 27.05.2014
IPC:
H01L 21/8242 (2006.01), H01L 21/336 (2006.01), H01L 27/108 (2006.01), H01L 29/78 (2006.01)
Applicants: PS5 LUXCO S.A.R.L. [LU/LU]; 208, Val des Bons Malades, Luxembourg L2121 (LU) (For All Designated States Except US).
TAKAISHI, Yoshihiro [JP/JP]; (JP) (US only)
Inventors: TAKAISHI, Yoshihiro; (JP)
Agent: FUKAMI PATENT OFFICE, P.C.; Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
Priority Data:
2013-115920 31.05.2013 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN)The present invention provides a semiconductor device wherein the current drive capacities of transistors that are arranged in adjacent active regions can be improved without having the operations of the transistors arranged in the adjacent active regions interfere with each other. This semiconductor device comprises: first and second transistors (31-1, 31-2) that are arranged in a first active region (19-1) and have first and second word lines (74, 75); and first and second transistors (32-1, 32-2) that are arranged in the first active region (19-1) and have third and fourth word lines (98, 99). The first word line (74) that constitutes the first transistors (31-1, 32-1) is configured to be in contact with a second element isolation region (17A) or a second element isolation region (17B), and the fourth word line (99) that constitutes the second transistors (31-2, 32-2) is configured to be in contact with the second element isolation region (17B) or a second element isolation region (17C).
(FR)La présente invention concerne un dispositif à semi-conducteur, les capacités de production de courant de transistors disposés dans des zones actives adjacentes pouvant être améliorées sans que les opérations des transistors disposés dans les zones actives adjacentes n'interfèrent les unes avec les autres. Ce dispositif à semi-conducteur comprend : des premier et second transistors (31-1, 31-2) disposés dans une première zone active (19-1) et présentant des première et deuxième lignes de mots (74, 75) ; et des premier et second transistors (32-1, 32-2) disposés dans la première zone active (19-1) et présentant des troisième et quatrième lignes de mots (98, 99). La première ligne de mots (74) constituant les premiers transistors (31-1, 32-1) est conçue pour être en contact avec une seconde zone d'isolation d'élément (17A) ou une seconde zone d'isolation d'élément (17B), et la quatrième ligne de mots (99) constituant les seconds transistors (31-2, 32-2) est conçue pour être en contact avec la seconde zone d'isolation d'élément (17B) ou une seconde zone d'isolation d'élément (17C).
(JA) 本発明は、隣接する活性領域に配置されるトランジスタの動作が干渉することなく、隣接する活性領域に配置されたトランジスタの電流駆動能力を向上させることの可能な半導体装置を提供する。半導体装置は、第1の活性領域(19-1)に配置され、かつ第1及び第2のワード線(74,75)を有する第1及び第2のトランジスタ(31-1,31-2)と、第1の活性領域(19-1)に配置され、かつ第3及び第4のワード線(98,99)を有する第1及び第2のトランジスタ(32-1,32-2)と、を有し、第1のトランジスタ(31-1,32-1)を構成する第1のワード線(74)と第2の素子分離領域(17A)または第2の素子分離領域(17B)とを接触させ、第2のトランジスタ(31-2,32-2)を構成する第4のワード線(99)と第2の素子分離領域(17B)または第2の素子分離領域(17C)とを接触させる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)