WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014190699) CPU INSTRUCTION PROCESSING METHOD AND PROCESSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/190699    International Application No.:    PCT/CN2013/088251
Publication Date: 04.12.2014 International Filing Date: 30.11.2013
IPC:
G06F 9/38 (2006.01), G06F 9/48 (2006.01)
Applicants: HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building, Bantian, Longgang Shenzhen, Guangdong 518129 (CN)
Inventors: ZHANG, Lixin; (CN).
ZHANG, Liuhang; (CN).
HOU, Rui; (CN).
JIANG, Zhiying; (CN)
Priority Data:
201310213735.8 31.05.2013 CN
Title (EN) CPU INSTRUCTION PROCESSING METHOD AND PROCESSOR
(FR) PROCÉDÉ DE TRAITEMENT D'INSTRUCTIONS DE CPU ET PROCESSEUR
(ZH) 一种CPU指令处理方法和处理器
Abstract: front page image
(EN)The present invention relates to the field of computers. Provided are a CPU instruction processing method and a processor, allowing for conservation of register resources and reducing power consumption required for register reading/writing. The method is such that: when a result of a first instruction is used only once by a second instruction that follows the first instruction, an intermediate result of the first instruction and of the second instruction is not written back to a register stack, and a register that stores the intermediate result during a register-renaming stage is not renamed, that is, the register that stores the intermediate result is not mapped as a physical register. Embodiments of the present invention are for use in inter-instruction result transmission.
(FR)La présente invention concerne le domaine de l'informatique. Un procédé de traitement d'instructions de CPU et un processeur sont décrits, qui permettent d'économiser des ressources de registres et de réduire la consommation d'énergie requise pour une lecture/écriture de registre. Le procédé est tel que : lorsqu'un résultat d'une première instruction est utilisée une seule fois par une seconde instruction qui suit la première instruction, un résultat intermédiaire de la première instruction et de la seconde instruction n'est pas réécrit dans une pile de registres, et un registre qui stocke le résultat intermédiaire durant une étape de renommage de registre n'est pas renommé, c'est-à-dire que le registre qui stocke le résultat intermédiaire n'est pas mappé à titre de registre physique. Des modes de réalisation de la présente invention sont destinés à être utilisés en transmission de résultat entre instructions.
(ZH)本发明提供一种CPU指令处理方法和处理器,涉及计算机领域,能够节省寄存器资源,并降低读写继存器所需消耗的功耗。其方法为:当第一指令的结果只被第一指令之后的第二指令使用一次时,将第一指令和第二指令的中间结果不写回寄存器堆并且在寄存器重命名阶段对存储所述中间结果的寄存器不进行重命名,即不将存储所述中间结果的寄存器映射为物理寄存器。本发明的实施例用于指令间的结果传递。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)