Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2014190669) ARRAY SUBSTRATE, MANUFACTURING METHOD, AND DISPLAY APPARATUS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2014/190669 International Application No.: PCT/CN2013/086497
Publication Date: 04.12.2014 International Filing Date: 04.11.2013
IPC:
H01L 21/77 (2006.01) ,H01L 27/00 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21
Processes or apparatus specially adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in or on a common substrate or of specific parts thereof; Manufacture of integrated circuit devices or of specific parts thereof
77
Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27
Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Applicants:
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventors:
刘政 LIU, Zheng; CN
任章淳 IM, Jang Soon; CN
左岳平 ZUO, Yueping; CN
Agent:
北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES; 中国北京市海淀区彩和坊路10号1号楼10层 10th Floor, Building 1, 10 Caihefang Road, Haidian District Beijing 100080, CN
Priority Data:
201310203912.428.05.2013CN
Title (EN) ARRAY SUBSTRATE, MANUFACTURING METHOD, AND DISPLAY APPARATUS
(FR) SUBSTRAT DE RÉSEAU, PROCÉDÉ DE FABRICATION ET APPAREIL D'AFFICHAGE
(ZH) 一种阵列基板、制备方法以及显示装置
Abstract:
(EN) Provided are an array substrate, a manufacturing method, and a display apparatus. The array substrate comprises a substrate (1), and a thin film transistor and a storage capacitor both formed on the substrate (1). The thin film transistor comprises a gate (34), a source (31), a drain (32), and a gate insulation layer (4) disposed among the source (31), the drain (32) and the gate (34). The storage capacitor comprises a first electrode plate (61), a second electrode plate (62), and a dielectric layer disposed between the first electrode plate (61) and the second electrode plate (62). The dielectric constant of a portion, closely adjacent to the source (31) and the drain (32), of the gate insulation layer (4), is smaller than that of the dielectric layer. Although the thickness of the dielectric layer of the storage capacitor in the array substrate is small, the capacity of the storage capacitor is high, the size of the storage capacitor is greatly reduced and the size of a pixel structure comprising the storage capacitor is reduced, thereby ensuring the manufacturing of a high-resolution display panel.
(FR) Cette invention concerne un substrat de réseau, un procédé de fabrication de celui-ci et un appareil d'affichage. Ledit substrat de réseau comprend un substrat (1) ainsi qu'un transistor à couche mince et un condensateur de stockage formés tous deux sur le substrat (1). Ledit transistor à couche mince comprend une grille (34), une source (31), un drain (32) et une couche d'isolation de grille (4) disposée entre la source (31), le drain (32) et la grille (34). Le condensateur de stockage comprend une première électrode plane (61), une seconde électrode plane (62) et une couche diélectrique disposée entre la première électrode plane (61) et la seconde électrode plane (62). La constante diélectrique d'une partie de la couche d'isolation de grille (4) très proche de la source (31) et du drain (32) est inférieure à celle de la couche diélectrique. Bien que l'épaisseur de la couche diélectrique du condensateur de stockage dans le substrat de réseau soit réduite, ledit condensateur de stockage présente une haute capacité et une taille remarquablement réduite, et une structure de pixel comprenant le condensateur de stockage est réduite. Le panneau d'affichage ainsi construit présente une haute résolution.
(ZH) 提供一种阵列基板、制备方法以及显示装置。一种阵列基板,包括基板(1)以及形成在基板(1)上的薄膜晶体管和存储电容,薄膜晶体管包括栅极(34)、源极(31)、漏极(32)以及设置于源极(31)、漏极(32)与栅极(34)之间的栅绝缘层(4),存储电容包括第一电极板(61)、第二电极板(62)以及第一电极板(61)与第二电极板(62)之间的电介质层,其中,紧邻源极(31)、漏极(32)的栅绝缘层(4)的介电常数小于等于电介质层的介电常数。阵列基板中的存储电容的电介质层的厚度虽然较小,但存储电容的容量较高,显著减小了存储电容尺寸,减小了包括存储电容的像素结构的尺寸,为高分辨率显示面板的制备提供了保证。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)