WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014190263) MEMORY-NETWORK PROCESSOR WITH PROGRAMMABLE OPTIMIZATIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/190263    International Application No.:    PCT/US2014/039345
Publication Date: 27.11.2014 International Filing Date: 23.05.2014
IPC:
G06F 9/30 (2006.01), G06F 9/38 (2006.01)
Applicants: COHERENT LOGIX, INCORPORATED [US/US]; 1120 South Capital Of Texas Hwy. Building 3, Suite 310 Austin, Texas 78746 (US)
Inventors: DOERR, Michael B.; (US).
DOBBS, Carl S.; (US).
SOLKA, Michael B.; (US).
TROCINO, Michael R.; (US).
FAULKNER, Kenneth R.; (US).
BINDLOSS, Keith M.; (US).
ARYA, Sumeer; (US).
BEARDSLEE, John Mark; (US).
GIBSON, David A.; (US)
Agent: MEYERTONS, HOOD, KIVLIN, KOWERT & GOETZEL, P.C.; Hood, Jeffrey C. P.O. Box 398 Austin, Texas 78767-0398 (US)
Priority Data:
61/827,117 24.05.2013 US
Title (EN) MEMORY-NETWORK PROCESSOR WITH PROGRAMMABLE OPTIMIZATIONS
(FR) PROCESSEUR DE RÉSEAU DE MÉMOIRE À OPTIMISATIONS PROGRAMMABLES
Abstract: front page image
(EN)Various embodiments are disclosed of a multiprocessor system with processing elements optimized for high performance and low power dissipation and an associated method of programming the processing elements. Each processing element may comprise a fetch unit and a plurality of address generator units and a plurality of pipelined datapaths. The fetch unit may be configured to receive a multi-part instruction, wherein the multi-part instruction includes a plurality of fields. A first address generator unit may be configured to perform an arithmetic operation dependent upon a first field of the plurality of fields. A second address generator unit may be configured to generate at least one address of a plurality of addresses, wherein each address is dependent upon a respective field of the plurality of fields. A parallel assembly language may be used to control the plurality of address generator units and the plurality of pipelined datapaths.
(FR)Selon divers modes de réalisation, l'invention porte sur un système multiprocesseur à éléments de traitement optimisés pour hautes performances et faible dissipation d'énergie et sur un procédé associé de programmation des éléments de traitement. Chaque élément de traitement peut comprendre une unité d'extraction et une pluralité d'unités de génération d'adresse et une pluralité de chemins de données en pipeline. L'unité d'extraction peut être configurée pour recevoir une instruction en plusieurs parties, l'instruction en plusieurs parties comprenant une pluralité de champs. Une première unité de génération d'adresse peut être configurée pour effectuer une opération arithmétique en fonction d'un premier champ de la pluralité de champs. Une seconde unité de génération d'adresse peut être configurée pour générer au moins une adresse d'une pluralité d'adresses, chaque adresse étant fonction d'un champ respectif de la pluralité de champs. Un langage d'assemblage parallèle peut être utilisé pour commander la pluralité d'unités de génération d'adresse et la pluralité de chemins de données en pipeline.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)