WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014189704) SEMICONDUCTOR DEVICE COMPRISING MOLD FOR TOP SIDE AND SIDEWALL PROTECTION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/189704    International Application No.:    PCT/US2014/037739
Publication Date: 27.11.2014 International Filing Date: 12.05.2014
Chapter 2 Demand Filed:    20.03.2015    
IPC:
H01L 23/31 (2006.01), H01L 21/56 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventors: ALVARADO, Reynante Tamunan; (US).
KESER, Lizabeth Ann; (US).
XU, Jianwen; (US)
Agent: LOZA, Julio; Loza & Loza, LLP 305 North Second Avenue #127 Upland, California 91786 (US)
Priority Data:
13/898,427 20.05.2013 US
Title (EN) SEMICONDUCTOR DEVICE COMPRISING MOLD FOR TOP SIDE AND SIDEWALL PROTECTION
(FR) DISPOSITIF À SEMI-CONDUCTEUR COMPRENANT UN MOULE POUR UNE PROTECTION LATÉRALE SUPÉRIEURE ET POUR UNE PROTECTION DES PAROIS LATÉRALES
Abstract: front page image
(EN)Some implementations provide a semiconductor device that includes a substrate, several metal and dielectric layers coupled to the substrate, and a pad coupled to one of the several metal layers. The semiconductor device also includes a first metal layer coupled to the pad and an under bump metallization layer coupled to the first metal redistribution layer. The semiconductor device further includes a mold layer covering a first surface of the semiconductor device and at least a side portion of the semiconductor device. In some implementations, the mold layer is an epoxy layer. In some implementations, the first surface of the semiconductor device is the top side of the semiconductor device. In some implementations, the mold layer covers the at least side portion of the semiconductor device such that a side portion of at least one of the several metal layers and dielectric layers is covered with the mold layer.
(FR)Certaines réalisations de la présente invention décrivent un dispositif à semi-conducteur qui comprend un substrat, plusieurs couches métalliques et diélectriques couplées au substrat, et un coussinet couplé à une de la pluralité de couches métalliques. Le dispositif à semi-conducteur comporte également une première couche métallique couplée au coussinet et une couche de métallisation sous une bosse, couplée à la première couche de redistribution de métal. Le dispositif à semi-conducteur comprend en outre une couche de moulage couvrant une première surface du dispositif à semi-conducteur et au moins une partie latérale du dispositif à semi-conducteur. Dans certaines réalisations, la couche de moulage est une couche d'époxy. Dans certaines réalisations, la première surface du dispositif à semi-conducteur est la face supérieure du dispositif à semi-conducteur. Dans certaines réalisations, la couche de moulage couvre ladite partie latérale du dispositif à semi-conducteur de sorte qu'une partie latérale d'au moins une de la pluralité de couches métalliques et de couches diélectriques est couverte avec la couche de moulage.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)