WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014189658) WAFER DICING WITH WIDE KERF BY LASER SCRIBING AND PLASMA ETCHING HYBRID APPROACH
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/189658    International Application No.:    PCT/US2014/036435
Publication Date: 27.11.2014 International Filing Date: 01.05.2014
IPC:
H01L 21/301 (2006.01), H01L 21/76 (2006.01), H01L 21/3065 (2006.01)
Applicants: APPLIED MATERIALS, INC. [US/US]; 3050 Bowers Avenue Santa Clara, California 95054 (US)
Inventors: LEI, Wei-Sheng; (US).
EATON, Brad; (US).
IYER, Aparna; (US).
YALAMANCHILI, Madhava Rao; (US).
KUMAR, Ajay; (US)
Agent: BERNADICOU, Michael A.; Blakely, Sokoloff, Taylor & Zafman LLP 1279 Oakmead Parkway Sunnyvale, California 94085 (US)
Priority Data:
61/826,131 22.05.2013 US
13/947,890 22.07.2013 US
Title (EN) WAFER DICING WITH WIDE KERF BY LASER SCRIBING AND PLASMA ETCHING HYBRID APPROACH
(FR) DÉCOUPAGE DE PLAQUETTE À LARGE ENTAILLE PAR UNE APPROCHE HYBRIDE D'INSCRIPTION LASER ET DE GRAVURE PAR PLASMA
Abstract: front page image
(EN)Methods of dicing semiconductor wafers, each wafer having a plurality of integrated circuits, are described. In an example, approaches for wafer dicing with wide kerf by using a laser scribing and plasma etching hybrid approach are described. For example, a method of dicing a semiconductor wafer including a plurality of integrated circuits separated by dicing streets involves forming a mask above the semiconductor wafer, the mask having a layer covering and protecting the integrated circuits. The method also involves patterning the mask with a laser scribing process to provide a patterned mask having a pair of parallel gaps for each dicing street, exposing regions of the semiconductor wafer between the integrated circuits. Each gap of each pair of parallel gaps is separated by a distance. The method also involves etching the semiconductor wafer through the gaps in the patterned mask to singulate the integrated circuits.
(FR)L'invention concerne des procédés consistant à découper des plaquettes semi-conductrices, chaque plaquette ayant une pluralité de circuits intégrés. Dans un exemple, l'invention concerne des approches de découpage de plaquette à large entaille au moyen d'une approche hybride d'inscription laser et de gravure par plasma. Par exemple, un procédé consistant à découper une plaquette semi-conductrice comprenant une pluralité de circuits intégrés séparées par des rues de découpage consiste à former un masque au-dessus de la plaquette semi-conductrice, le masque ayant une couche recouvrant et protégeant les circuits intégrés. Le procédé consiste aussi à dessiner des motifs sur le masque avec un processus d'inscription laser pour produire un masque à motifs ayant une paire de vides parallèles pour chaque rue de découpage, découvrant des zones de la plaquette semi-conductrice entre les circuits intégrés. Chaque vide de chaque paire de vides parallèles est séparé par une certaine distance. Le procédé consiste aussi à graver la plaquette semi-conductrice à travers les vides dans le masque à motifs pour séparer les circuits intégrés.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)