WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/188879    International Application No.:    PCT/JP2014/062357
Publication Date: 27.11.2014 International Filing Date: 08.05.2014
H01L 21/304 (2006.01), H01L 21/02 (2006.01)
Applicants: FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP)
Inventors: NAKAJIMA, Tsunehiro; (JP)
Agent: SAKAI, Akinori; A. SAKAI & ASSOCIATES, 5F, Toranomon Mitsui Building, 8-1, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1000013 (JP)
Priority Data:
2013-110433 24.05.2013 JP
(JA) 半導体装置の製造方法
Abstract: front page image
(EN)A glass substrate (3) is bonded to a front surface (1c) of a wafer (1) with an adhesive layer (2) being interposed therebetween, said front surface (1c) being provided with a front surface element structure. The adhesive layer (2) is formed so as to range from the front surface (1c) to a chamfered part (1b) and the lateral surface of the wafer (1) on the wafer (1) side, while being formed on a first surface (3c) of the glass substrate (3), but not on a chamfered part (3b) and a lateral surface (3a) of the glass substrate (3) on the glass substrate (3) side. After grinding the back surface of the wafer (1), a back surface element structure is formed on the back surface. The glass substrate (3) is separated from the adhesive layer (2) by irradiating a laser (13) from the glass substrate (3) side. By removing the adhesive layer (2) and cutting the wafer (1) by dicing, a chip which is provided with a thin semiconductor device is completed. Consequently, a supporting substrate bonded to a wafer can be easily removed, and breaking and cracking of the wafer can be prevented.
(FR)L'invention concerne un substrat de verre (3) qui est collé sur une surface avant (1c) d'une tranche (1) avec une couche adhésive (2) interposée entre ceux-ci, ladite surface avant (1c) comprenant une structure d'élément de surface avant. La couche adhésive (2) est formée de façon à s'étendre entre la surface avant (1c) et une partie en chanfrein (1b) et la surface latérale de la tranche (1) sur le côté tranche (1), tout en étant formé sur une première surface (3c) du substrat de verre (3), mais pas sur une partie en chanfrein (3b) et une surface latérale (3a) du substrat de verre (3) sur le côté substrat de verre (3). Après meulage de la surface arrière de la tranche (1), une structure d'élément de surface arrière est formée sur la surface arrière. Le substrat de verre (3) est séparé de la couche adhésive (2) par irradiation avec un laser (13) à partir du côté substrat de verre (3). Par retrait de la couche adhésive (2) et découpage de la tranche (1) par découpage de puce, une puce qui comprend un dispositif semi-conducteur mince est réalisée. Par conséquent, un substrat de support collé à une tranche peut être facilement retiré, et la rupture et la fissuration de la tranche peut être évitée.
(JA) ウエハ(1)の、おもて面素子構造が形成されたおもて面(1c)に、接着層(2)を介してガラス基板(3)を貼り合わせる。接着層(2)は、ウエハ(1)側において、ウエハ(1)のおもて面(1c)からウエハ(1)の面取り部(1b)および側面にわたって形成され、ガラス基板(3)側においてガラス基板(3)の第1の面(3c)に形成され、ガラス基板(3)の面取り部(3b)および側面(3a)には形成されない。ウエハ(1)の裏面を研削した後、その裏面に裏面素子構造を形成する。ガラス基板(3)側からレーザー(13)を照射して、接着層(2)からガラス基板(3)を剥離する。接着層(2)を除去し、ダイシングによってウエハ(1)を切断することで薄型半導体デバイスが形成されたチップが完成する。このようにすることで、ウエハに貼り合わされた支持基板を容易に剥離し、かつウエハの欠けや割れを防止することができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)