WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/188794    International Application No.:    PCT/JP2014/059726
Publication Date: 27.11.2014 International Filing Date: 02.04.2014
H01L 29/47 (2006.01), H01L 29/872 (2006.01)
Applicants: SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Inventors: WADA, Keiji; (JP).
KANBARA, Kenji; (JP)
Agent: FUKAMI PATENT OFFICE, P.C.; Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
Priority Data:
2013-107133 21.05.2013 JP
(JA) 炭化珪素半導体装置
Abstract: front page image
(EN)This silicon carbide semiconductor device (1) is provided with a silicon carbide layer (10), an insulating layer (20), a Schottky electrode (50) and a reaction region (2). The silicon carbide layer (10) contains a p-type region (3) that is in contact with a first main surface (10a) and an n-type region (14) that is in contact with the p-type region (3) and the first main surface (10a). The insulating layer (20) has a third main surface (20a), a fourth main surface (20b) and a side wall surface (20c) that communicates with the third main surface (20a) and the fourth main surface (20b), and the fourth main surface (20b) is in contact with the first main surface (10a). The Schottky electrode (50) is in contact with the first main surface (10a) and the side wall surface (20c). The reaction region (2) is in contact with the insulating layer (20), the Schottky electrode (50) and the p-type region (3). The reaction region (2) contains the elements that constitute the Schottky electrode (50), the elements that constitute the insulating layer (20), silicon and carbon. Consequently, there is provided a silicon carbide semiconductor device which has high withstand voltage and is capable of suppressing deterioration of the withstand voltage over time.
(FR)L'invention concerne un dispositif en carbure de silicium (1) qui comprend une couche en carbure de silicium (10), une couche isolante (20), une électrode Schottky (50) et une région de réaction (2). La couche de carbure de silicium (10) contient une région de type p (3) qui est en contact avec une première surface principale (10a) et une région de type n (14) qui est en contact avec la région de type p (3) et la première surface principale (10a). La couche isolante (20) comprend une troisième surface principale (20a), une quatrième surface principale (20b) et une surface de paroi latérale (20c) qui communique avec la troisième surface principale (20a) et la quatrième surface principale (20b), et la quatrième surface principale (20b) est en contact avec la première surface principale (10a). L'électrode Schottky (50) est en contact avec la première surface principale (10a) et la surface de paroi latérale (20c). La région de réaction (2) est en contact avec la couche isolante (20), l'électrode Schottky (50) et la région de type p (3). La région de réaction (2) contient les éléments qui constituent l'électrode Schottky (50), les éléments qui constituent la couche isolante (20), du silicium et du carbone. Par conséquent, l'invention concerne un dispositif semi-conducteur en carbure de silicium qui possède une tension de résistance élevée et qui est apte à supprimer une détérioration de la tension de résistance dans le temps.
(JA) 炭化珪素半導体装置(1)は、炭化珪素層(10)と、絶縁層(20)と、ショットキー電極(50)と、反応領域(2)とを備える。炭化珪素層(10)は、第1の主面(10a)に接するp型領域(3)と、p型領域(3)および第1の主面(10a)に接するn型領域(14)とを含む。絶縁層(20)は、第3の主面(20a)と、第4の主面(20b)と、第3の主面(20a)と第4の主面(20b)とを連接する側壁面(20c)とを有し、かつ第4の主面(20b)において第1の主面(10a)と接する。ショットキー電極(50)は、第1の主面(10a)と、側壁面(20c)とに接する。反応領域(2)は、絶縁層(20)、ショットキー電極(50)およびp型領域(3)に接する。反応領域(2)は、ショットキー電極(50)を構成する元素と、絶縁層(20)を構成する元素と、珪素と、炭素とを含む。これにより、高い耐圧を有し、かつ耐圧が経年劣化することを抑制することができる炭化珪素半導体装置を提供する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)